半导体装置及其制造方法制造方法及图纸

本公开涉及半导体装置及其制造方法。其中一个实施例提供了一种半导体装置，其包括：衬底，具有相邻的第一区域和第二区域，其中衬底在第一区域中形成有第一沟槽结构部件，在第二区域中形成有第二沟槽结构部件，以及在第一区域和第二区域之间的边界处形成有伪沟槽结构部件；其中，第一沟槽结构部件在衬底中的深度小于第二沟槽结构部件在衬底中的深度。

Semiconductor devices and their manufacturing methods

The present disclosure relates to a semiconductor device and a manufacturing method. One embodiment provides a semiconductor device comprises a substrate, a first region and a second region is adjacent, wherein the substrate is formed on the first region of the first trench structure parts, second groove structure part is formed in the second region, and the boundary between the first and second regions formed a pseudo among them, the first part of the groove structure; groove structure components in the substrate groove depth is less than second parts in the substrate depth.

【技术实现步骤摘要】
半导体装置及其制造方法
本公开涉及半导体领域，具体来说，涉及半导体装置及其制造方法。
技术介绍
有些半导体装置的设计需要存在不同深度的浅沟槽隔离(STI)。而不同深度的STI的形成工艺结束后，在不同深度的STI的分界区域可能存在高度差，而这个高度差可能会导致平坦化处理后留下残留缺陷。这些残留缺陷会成为缺陷来源，影响晶圆的良率。因此存在对于新的技术的需求。
技术实现思路
本公开的一个目的是提供一种新颖的半导体装置及其制造方法，特别地，涉及避免由于同时存在不同深度沟槽而引起的缺陷。根据本公开的第一方面，提供了一种半导体装置，其包括：衬底，具有相邻的第一区域和第二区域，其中衬底在第一区域中形成有第一沟槽结构部件，在第二区域中形成有第二沟槽结构部件，以及在第一区域和第二区域之间的边界处形成有伪沟槽结构部件；其中，第一沟槽结构部件在衬底中的深度小于第二沟槽结构部件在衬底中的深度。根据本公开的第二方面，提供了一种制造半导体装置的方法，其包括：在衬底之上形成硬掩模，其中衬底具有相邻的第一区域和第二区域；对硬掩模进行图案化以便形成开口，所述开口分别对应于要在第一区域中形成的第一沟槽结构部件、要在第二区域中形成的第二沟槽结构部件、以及要在第一区域和第二区域之间的边界处形成的伪沟槽结构部件；通过硬掩模的开口来对衬底进行刻蚀操作，从而在第一区域中形成第一沟槽，在第二区域中形成第二沟槽，并且在第一区域和第二区域之间的边界处形成第三沟槽，其中第一沟槽在衬底中的深度小于第二沟槽在衬底中的深度；以及填充第一沟槽、第二沟槽和第三沟槽并且进行化学机械抛光处理，从而分别形成第一沟槽结构部件、第二沟槽结构部件和伪沟槽结构部件。通过以下参照附图对本专利技术的示例性实施例的详细描述，本专利技术的其它特征及其优点将会变得更为清楚。附图说明构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：图1示意性地示出了现有技术的半导体装置可能存在的缺陷。图2示出了根据本公开一个示例性实施例的半导体装置的中间状态的截面图。图3A示意性地示出了现有技术的图像传感器的平面布局，而图3B示意性地示出了根据本公开一个示例性实施例的图像传感器的平面布局。图4示出了根据本公开一个示例性实施例的半导体装置的制造方法的流程图。图5A-5G分别示出了在根据本公开一个示例性实施例来制造半导体装置的一个方法示例的各个步骤处的装置截面示意图。图6A-6G分别示出了在根据本公开一个示例性替代实施例来制造半导体装置的一个方法示例的各个步骤处的装置截面示意图。图7A-7G分别示出了在根据本公开另一个示例性替代实施例来制造半导体装置的一个方法示例的各个步骤处的装置截面示意图。注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的专利技术并不限于附图等所公开的位置、尺寸及范围等。具体实施方式下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的半导体装置及其制造方法是以示例性的方式示出，来说明本公开中的结构和方法的不同实施例。然而，本领域技术人员将会理解，它们仅仅说明可以用来实施的本专利技术的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。本申请的专利技术人发现，当在一个半导体装置中同时形成不同深度的沟槽时，容易在不同深度的沟槽的分界区域存在高度差，从而可能会导致平坦化处理后留下残留缺陷。这些残留缺陷可能成为缺陷来源，影响晶圆的良率。下面结合图1的示例来具体描述现有技术的半导体装置可能存在的缺陷。图1示出了半导体装置的两个区域，即第一区域和第二区域，其中虚线表示这两个区域的边界。第一区域中的多个沟槽108在衬底101中的深度小于第二区域中的多个沟槽109在衬底101中的深度。例如，沟槽108的深度可以小于或等于沟槽109的深度的一半。通常，沟槽108和109都是通过刻蚀衬底101而形成的，在刻蚀过程中用硬掩模102遮挡未刻蚀部分。从而硬掩模102可能会在该刻蚀过程中也被刻蚀掉一部分。由于沟槽108和109的刻蚀深度不同，通常导致第一区域和第二区域中的硬掩模102被相应地刻蚀掉的厚度也不同，因此刻蚀之后，硬掩模102在第一区域与第二区域中的厚度不同，即在第一区域与第二区域之间的边界(如虚线所示)处存在高度差，也就是说存在如图1所示的台阶。例如，该高度差可以为100-200nm。在后续对填充沟槽的材料进行平坦化(例如化学机械抛光)之后，如图1所示，这个台阶处会出现残留缺陷111，其可能成为一个缺陷源，影响晶圆的良率。对此，本申请的专利技术人希望通过改良这种半导体装置的设计来避免此种缺陷可能带来的不利影响。经过深入研究，本申请的专利技术人提出了一种新颖的半导体装置的结构，其在具有不同沟槽深度的两个区域之间的边界处增加伪沟槽结构部件，使得由于不同深度沟槽可能导致的缺陷落在该伪沟槽结构部件上，从而避免了对半导体装置的有效结构的不利影响。因此，使用本公开的技术可以改善晶圆的良率。为了更全面、清楚地理解本专利技术，下面将结合附图来阐述根据本公开的新颖的技术。图2示出了根据本公开一个示例性实施例的半导体装置的中间状态的截面图。应注意，图2并非是最终形成的半导体装置的结构，而是其制造过程中的中间形态。例如，为了与图1进行对比来更好地阐述本公开的原理，图2也示出了硬掩模202，而实际上硬掩模202通常会在后续处理中被去除。另外，实际的半导体装置可能还存在后续制造的其它部件，而为了避免模糊本公开的要点，附图没有示出且本文也不去讨论其它部件。如图2所示，该半导体装置的中间形态包括衬底201和硬掩模202。衬底201具有相邻的第一区域和第二区域，并且在第一区域中形成有多个第一沟槽结构部件208，在第二区域中形成有多个第二沟槽结构部件209，以及在第一区域和第二区域之间的边界处(如虚线所示)形成有伪沟槽结构部件210。可以看出，第一沟槽结构部件208在衬底201中的深度小于第二沟槽结构部件209在衬底201中的深度。也就是说，本公开将伪沟槽结构部件210作为第一区域和第二区域的边界，从而把高低两边的边界间隔开，使得CMP后的缺陷全部落在了伪沟槽结构部件210上，由此避免了后续对半导体装置的有效结构的不利影响。在图2所示的半导体装置中，伪本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，包括：衬底，具有相邻的第一区域和第二区域，其中衬底在第一区域中形成有第一沟槽结构部件，在第二区域中形成有第二沟槽结构部件，以及在第一区域和第二区域之间的边界处形成有伪沟槽结构部件；其中，第一沟槽结构部件在衬底中的深度小于第二沟槽结构部件在衬底中的深度。

【技术特征摘要】
1.一种半导体装置，其特征在于，包括：衬底，具有相邻的第一区域和第二区域，其中衬底在第一区域中形成有第一沟槽结构部件，在第二区域中形成有第二沟槽结构部件，以及在第一区域和第二区域之间的边界处形成有伪沟槽结构部件；其中，第一沟槽结构部件在衬底中的深度小于第二沟槽结构部件在衬底中的深度。2.根据权利要求1所述的半导体装置，其特征在于，伪沟槽结构部件的一部分在衬底中的深度等于第一沟槽结构部件在衬底中的深度，而伪沟槽结构部件的其余部分在衬底中的深度等于第二沟槽结构部件在衬底中的深度。3.根据权利要求1所述的半导体装置，其特征在于，伪沟槽结构部件的全部在衬底中的深度等于第一沟槽结构部件在衬底中的深度，或者等于第二沟槽结构部件在衬底中的深度。4.根据权利要求1所述的半导体装置，其特征在于，伪沟槽结构部件在第一区域一侧的高度大于在第二区域一侧的高度。5.根据权利要求1所述的半导体装置，其特征在于，伪沟槽结构部件在第一区域与第二区域之间的...

【专利技术属性】
技术研发人员：穆钰平，陈世杰，黄晓橹，
申请(专利权)人：德淮半导体有限公司，
类型：发明
国别省市：江苏,32