一种过压保护设备制造技术

本公开的实施例涉及一种过压保护设备。具体地，一种静电放电保护设备依次包括：第一导电类型的极重掺杂半导体衬底；第二导电类型的第一重掺杂掩埋半导体层；该第二导电类型的第一轻掺杂半导体层；以及该第一导电类型的第二重掺杂层，这种设备进一步包括：在该第一掩埋层与该第一层之间的、该第一导电型的第三掺杂层，该第三层具有能够在该第一层与该第三层的结处形成具有反向穿通操作的二极管的厚度和掺杂剂原子浓度。

A kind of overvoltage protection equipment

The present disclosure of the present disclosure relates to an overvoltage protection device. Specifically, an electrostatic discharge protection device comprises: a heavily doped semiconductor substrate of a first conductivity type; the first heavy doping of a second conductivity type semiconductor buried layer; the second conductive type first lightly doped semiconductor layer; and the first of the second conductivity type heavily doped layer, the device further includes a third doped layer in the the first conductive type between the first buried layer and the first layer, the third layer is to form a reverse operation of a diode through the thickness and dopant concentration in the first layer and the third layer junction.

【技术实现步骤摘要】
一种过压保护设备
本公开涉及保护电子电路免受过压，并且更具体地涉及一种保护免受过压(比如静电放电)的设备。
技术介绍
图1是电路图，展示了在美国专利申请US2015/02221628A1中公开的过压保护电路1。电路1连接在待保护电路的两个输入/输出端子IO1和IO2与参考端子GND之间。电路1包括串联在输入/输出端子IO1与参考端子GND之间的正向二极管和具有反向控制的雪崩电压的二极管5。保护电路进一步包括串联在输入/输出端子IO2与参考端子GND之间的正向二极管7和具有反向控制的雪崩电压的二极管9。端子IO1和IO2上的信号可以例如是二进制数据信号。在端子IO1上有过压的情况下，该过压由二极管3和二极管5移除。然后该过压被限制为大于该数据信号的正常正电压的电压。在端子IO2上有过压的情况下，该过压由二极管7和二极管9移除。然后该过压被限制为大于该数据信号的正常正电压的电压。期望保护电路既不影响操作也不影响待保护电路的性能，还不影响所提供信号的形状。具体地，如果待保护端子上的信号是二进制方形脉冲信号，为了保持这一信号的方形形状，保护电路的总电容应该尽可能的低。
技术实现思路
实施例提供了一种保护免受具有小电容的静电放电的设备。实施例提供了一种保护免受静电放电的设备，该设备依次包括：第一导电类型的极重掺杂半导体衬底；第二导电类型的第一重掺杂掩埋半导体层；该第二导电类型的第一轻掺杂半导体层；以及该第一导电类型的第二重掺杂层，该设备进一步包括在该第一掩埋层与该第一层之间的、该第一导电类型的第三掺杂层，该第三掺杂层具有能够在该第一层与该第三层的结处形成具有反向偏压穿通操作的二极管的厚度和掺杂剂原子浓度。根据实施例，该第一掩埋层、该第三层、该第一层以及该第二层堆叠在该衬底的第一部分上，其中，该衬底进一步包括第二区域，该第二区域支撑：该第一导电类型的第二重掺杂掩埋半导体层；该第二导电类型的第四轻掺杂半导体层；以及该第一导电类型的第五重掺杂半导体层。根据实施例，第三层具有在0.5μm至3μm范围内的厚度，足够薄以避免影响雪崩中的电路操作。根据实施例，第三层具有在5×1014至5×1016个原子/cm3范围内的最大掺杂剂原子浓度。根据实施例，第一层和第四层同时形成。根据实施例，第一层通过外延而形成。根据实施例，第一触点金属喷镀位于第二层上，并且第二触点金属喷镀位于第五层上。另一个实施例提供了一种保护免受能够发生在待保护电路的第一输入/输出端子上的放电的电路，该保护电路包括串联在所述端子与参考端子之间的：第一正向二极管；具有穿通操作的反向二极管；第二正向二极管；以及具有反向控制的雪崩电压的第一二极管。根据实施例，该保护电路进一步包括串联在待保护电路的第二输入/输出端子与参考端子之间的：第三正向二极管；以及具有反向控制的雪崩电压的第一二极管。另一个实施例提供了一种制造保护免受静电放电的设备的方法，该方法包括以下步骤：向第一导电类型的极重掺杂半导体衬底中注入第二导电类型的第一重掺杂掩埋层；向该衬底中注入该第一导电类型的第二重掺杂掩埋层；通过外延形成该第二导电类型的第一轻掺杂层；以及形成该第一导电类型的第二重掺杂层，该方法包括执行一系列退火，使得来自该衬底的掺杂剂原子扩散穿过该第一掩埋层以便在该第一掩埋层与该第一层之间形成该第一导电类型的第三层。根据实施例，该衬底的掺杂剂原子扩散系数大于该第一掩埋层的掺杂剂原子扩散系数。根据实施例，该衬底是掺杂硼的，并且第一掩埋层是掺杂砷的。根据本公开的实施例的静电放电保护设备能够保护电子电路免受过压。前述和其他特征和优势将结合附图在特定实施例的以下非限制性描述中详细讨论。附图说明图1，如上所述，展示了保护免受静电放电的电路；图2展示了保护免受静电放电的电路的实施例；图3展示了保护免受静电放电的设备的实施例；并且图4和图5是图形，示出了图3的保护免受静电放电的电路的掺杂水平。具体实施方式为了清楚起见，相同部件在各个附图中以相同的参考标号标示，并且各个附图并不按比例绘制。为清楚起见，仅示出并详述对于理解所描述的实施例有用的那些元件。在以下描述中，当参考限定绝对位置的术语(比如，术语“后面的”)或相对位置的术语(比如，术语“上面的”和“下面的”)时，参考附图的方向。除非另作说明，表述“……的数量级”意味着在10％以内，优选地在5％以内。图2是保护免受静电放电的电路10的实施例的电路图。电路10包括用如图1所示的电路1的相同参考标号表示的相同元件。电路10进一步包括串联在二极管3与二极管5的反向二极管12和正向二极管14。二极管12是具有穿通操作的类型，也就是，它利用非常低的电压降来进行反向导通。因此二极管12和14的组件不影响雪崩中的保护电路的操作，但是由于引入了两个附加结(对应于二极管12和14的结)而引入两个附加串联电容。图3展示了保护免受静电放电的设备20的实施例，该设备具有对应于图2所示的电路图。设备20包括其后表面连接至参考节点GND的极重掺杂P型半导体衬底22。设备20进一步在衬底22的部分A上依次包括：-重掺杂N型半导体掩埋层24；-薄的轻掺杂P型半导体层26，该薄的轻掺杂P型半导体层具有从0.3μm至3μm范围内的厚度；-轻掺杂N型半导体层28，该轻掺杂N型半导体层通过外延形成并且具有可以大于5μm(例如在10μm至50μm范围内)的厚度；以及-重掺杂P型半导体阱30，该重掺杂P型半导体阱形成在外延层28中并且具有在从1μm至5μm范围内的厚度。绝缘阱32从外延层28的上表面向衬底22延伸以便横向地界定衬底22的部分A。该设备进一步依次包括：在衬底22的部分B上：-重掺杂P型半导体掩埋层33；-轻掺杂N型半导体层34，该轻掺杂N型半导体层与层28同时通过外延形成；以及-重掺杂P型半导体阱36，该重掺杂P型半导体阱形成在外延层34中并且具有在从1μm至5μm范围内的厚度。绝缘阱38从层34的上表面向衬底22延伸以便横向地界定衬底22的部分B。绝缘阱32和38通过扩散形成，应该理解的是它们的轮廓不如图3中所示出的那些清晰。作为变体，绝缘阱32和38可以由绝缘沟槽来替代。设备20的上表面支撑绝缘层40，该绝缘层未覆盖阱30和36的上表面区域的整个区域。每个阱30和36支撑连接至待保护电路的端子的触点金属喷镀42。阱30因此连接至端子IO1，并且阱36因此连接至端子IO2。图2的电路图与图3的结构图之间的对应关系如下。阱30与外延层28之间的结形成正向二极管3。外延层28与薄的P-层26之间的结形成具有穿通操作的的反向二极管12。P-层26与外延层24之间的结形成正向二极管14。掩埋层24与衬底22之间的结形成二极管5。阱36与外延层34之间的结形成正向二极管7。外延层34与掩埋层33之间的结形成反向二极管9。图4是图形，示出了形成在衬底22的部分A上的连续层的根据深度的掺杂水平的示例。这种掺杂水平是可能在驱入退火之后但在执行所有退火之前由注入和外延步骤造成的，导致了将在下文关于图5进行描述的最终结构。在这个示例中，衬底22具有从5×1018至1020个原子/cm3范围内(例如等于3×1019个原子/cm3)的掺杂水平。掩埋层24具有从1018至1019个原子/cm3范围内本文档来自技高网...

【技术保护点】
一种保护免受静电放电的设备(20)，其特征在于，所述设备依次包括：第一导电类型的极重掺杂半导体衬底(22)；第二导电类型的第一重掺杂掩埋半导体层(24)；所述第二导电类型的第一轻掺杂半导体层(28)；以及所述第一导电类型的第二重掺杂层(30)，这种设备(20)进一步包括：在所述第一重掺杂掩埋半导体层(24)与所述第一轻掺杂半导体层(28)之间的、所述第一导电类型的第三掺杂层(26)，所述第三掺杂层具有能够在所述第一轻掺杂半导体层(28)与所述第三掺杂层(26)的结处形成具有反向穿通操作的二极管(12)的厚度和掺杂剂原子浓度。

【技术特征摘要】
2016.07.20 FR 16569231.一种保护免受静电放电的设备(20)，其特征在于，所述设备依次包括：第一导电类型的极重掺杂半导体衬底(22)；第二导电类型的第一重掺杂掩埋半导体层(24)；所述第二导电类型的第一轻掺杂半导体层(28)；以及所述第一导电类型的第二重掺杂层(30)，这种设备(20)进一步包括：在所述第一重掺杂掩埋半导体层(24)与所述第一轻掺杂半导体层(28)之间的、所述第一导电类型的第三掺杂层(26)，所述第三掺杂层具有能够在所述第一轻掺杂半导体层(28)与所述第三掺杂层(26)的结处形成具有反向穿通操作的二极管(12)的厚度和掺杂剂原子浓度。2.如权利要求1所述的设备(20)，其特征在于，所述第一重掺杂掩埋半导体层(24)、所述第三掺杂层(26)、所述第一轻掺杂半导体层(28)以及所述第二重掺杂层(30)堆叠在所述衬底(22)的第一部分(A)上，其中，所述衬底(22)进一步包括第二区域(B)，所述第二区域支撑：所述第一导电类型的第二重掺杂半导体掩埋层(33)；所述第二导电类型的第四轻掺杂半导体层(34)；以及所述第一导电类型的第五重掺杂半导体层(36)。3.如权利要求1所述的设备(20)，其特征在于，所述第三掺杂层(26)具有在0.5μm至3μm...

【专利技术属性】
技术研发人员：A·阿诺，
申请(专利权)人：意法半导体图尔公司，
类型：新型
国别省市：法国,FR