腔体形成方法技术

本公开涉及腔体形成方法。本说明书涉及一种在衬底中形成腔体的方法，包括：形成蚀刻掩模，蚀刻掩模包括与腔体的位置相对的多组开口，每组的开口和掩模之间的比率根据与其中刻有该组的掩模的表面相对的腔体的期望轮廓来选择；以及通过所述开口湿蚀刻衬底。以及通过所述开口湿蚀刻衬底。以及通过所述开口湿蚀刻衬底。

【技术实现步骤摘要】
腔体形成方法
[0001]相关申请的交叉引用
[0002]本申请要求于2022年1月6日提交的题为“Proc
é
d
é
deformationd
’
unecavit
é”
的法国专利申请号为FR2200095的优先权，其在此通过引用以法律允许的最大程度并入本申请。


[0003]本公开涉及电子器件及其制造方法，且更具体来说，涉及腔体及其制造方法。
[0004]相关技术的介绍
[0005]在电子器件的制造过程中，选择制造方法的尤其取决于所需器件的尺寸。
[0006]电子器件或电子器件的部件的尺寸不同可能导致使用的制造方法例如蚀刻方法的结果的不同。

技术实现思路

[0007]一个实施例克服了已知腔体形成方法的全部或部分缺点。
[0008]一个实施例提供了一种在衬底中形成腔体的方法，其中蚀刻掩模的形成包括与腔体的位置相对的多组开口，每组的开口与掩模之间的比率根据与其中刻有该组开口的掩模的表面相对的腔体的期望轮廓来选择；以及通过所述开口湿蚀刻所述衬底。
[0009]根据一个实施例，每组的开口和掩模之间的比率决定了其中刻有该组的掩模的表面相对的腔的深度。
[0010]根据一个实施例，其中刻有一组开口的表面是连续表面并且不包括另一组开口。
[0011]根据一个实施例，所述腔体跨过至少一个PN结。
[0012]根据一个实施例，掩模包括第一组开口和至少一个第二组开口，第一组开口包括至少一个开口，每个第二组包括至少两个开口，第一组开口和掩模之间的比率大于每个第二组开口和掩模之间的比率。
[0013]根据一个实施例，第二组开口和掩模之间的比率随着第二组和第一组之间的距离的增加而减小。
[0014]根据一个实施例，第一组包括单个开口。
[0015]根据一个实施例，第一组包括布置成排的多个开口。
[0016]根据一个实施例，第一组包括布置成至少两个平行排的多个开口。
[0017]根据一个实施例，每个第二组的开口布置成与第一组平行的行。
[0018]根据一个实施例，第二组的布置相对于第一组对称。
[0019]根据一个实施例，掩模包括位于氧化物层上的树脂层。
[0020]根据一个实施例，同一组的开口基本上彼此相同。
[0021]另一个实施例提供了一种制造器件的方法，该器件包括通过前述方法获得的腔体，并且该方法包括在腔体的壁上和直接围绕腔体的衬底部分上形成电绝缘层和保护层。
[0022]另一个实施例提供一种制造包括位于衬底的相对侧上的两个腔的装置的方法，两个腔体通过先前描述的方法获得，其中针对两个腔体同时执行湿式蚀刻步骤。
附图说明
[0023]前述特征和优点以及其他特征和优点将在以下具体实施例的描述中参考附图以说明而非限制的方式给出，在附图中：
[0024]图1示出了腔体的示例；
[0025]图2示出了腔体形成方法的一个实施例的步骤；
[0026]图3示出了腔体形成方法的一个实施例的另一步骤；
[0027]图4示出了图3的俯视图；
[0028]图5示出了图4的改进实施例；
[0029]图6示出了图4的另一个改进实施例；
[0030]图7示出了腔体形成方法的一个实施例的另一步骤；
[0031]图8示出了腔体形成方法的一个实施例的另一步骤；
[0032]图9示出了腔体形成方法的一个实施例的另一步骤；
[0033]图10示出了腔体形成方法的一个实施例的另一步骤；
[0034]图11示出了腔体形成方法的一个实施例的另一步骤；
[0035]图12示出了腔体形成方法的一个实施例的另一步骤；以及
[0036]图13示出了包括腔体的装置。
具体实施方式
[0037]在各个附图中用相同的附图标记表示某些特征。特别地，在各个实施例中共同的结构和/或功能特征可以具有相同的附图标记并且可以设置相同的结构、尺寸和材料特性。
[0038]为了清楚起见，仅示出和详细描述了对理解本文所述的实施例有用的步骤和元件。
[0039]除非另有说明，当提及两个元件连接在一起时，这表示两个元件除了导体之外没有任何中间元件的直接连接，并且当提及两个元件耦合在一起时，这表示这两个元件可以被直接连接在一起或者它们可以经由一个或多个其它元件被耦合。
[0040]在以下公开内容中，除非另有说明，当提及绝对位置限定词时，例如术语“前”、“后”、“顶”、“底”、“左”、“右”等，或提及相对位置限定词时，例如术语“上”、“下”、“上”、“下”等，或提及取向限定词时，例如“水平”、“垂直”等，是指图中所示的取向。
[0041]除非另有说明，表述“约”、“大约”、“基本上”和“以”表示在10％以内，优选在5％以内。
[0042]图1示出了腔体10的示例。腔体10位于半导体衬底12中。
[0043]半导体衬底12包括PN结14。衬底12还包括第一层16和第二层18。层16和18掺杂有相反的导电类型。例如，第一层16是N型掺杂的，第二层18是P型掺杂的。第一层16设置在第二层18上。第一层16和第二层18接触以形成PN结14。例如，第一层16和第二层18包括重掺杂区和轻掺杂区。例如，第一层16和第二层18位于PN结14水平上的区域比第一层16和第二层18的中心部分掺杂得更重。
[0044]腔体10被形成为跨过PN结14。换句话说，腔体10的壁暴露在PN结14。因此，腔体10在衬底12中从第一层16的表面20延伸到位于第二层18中的水平面。第一层16的表面20与第二层18接触的表面相对。第一层16基本上或完全被腔体10穿过，第二层18部分被腔体10穿
过。
[0045]例如，腔体10分隔形成在衬底12中的电子元件。例如，在腔体10的每一侧上形成二极管，因此二极管被腔体10分开。
[0046]例如，衬底12将在腔体10的水平处被分割。例如，腔体10形成凹槽，将各种器件或芯片或分立元件分开，芯片将在该凹槽的水平上分开。因此，腔体10对应于在待分割元件的晶片的元件之间延伸的栅格。例如，腔体10将诸如二极管、三端双向可控硅开关元件、双向可控硅开关元件或晶闸管的功率电子部件分开，这些功率电子部件旨在被个性化并形成分立部件。
[0047]电绝缘层22，例如由氧化物或掺氧氧化硅制成，覆盖所有的壁，即腔体10的侧壁和底部。电绝缘层22还部分地覆盖衬底12。更精确地，电绝缘层22覆盖衬底12的围绕腔体10的区域。
[0048]在电绝缘层22上形成由保护材料例如电绝缘材料如玻璃制成的第三层24。第三层24完全覆盖电绝缘层22。第三层24优选地仅覆盖电绝缘层22。第三层24和绝缘层22的垂直边缘或侧壁与表面20共面且横向于表面20。
[0049]为了避免电荷在腔体10的水平处从PN结14泄漏，腔体10的壁在P本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种方法，包括：在衬底中形成腔体，所述腔体的形成包括：在蚀刻掩模中形成多个开口；形成所述多个开口以在所述多个开口中的相邻开口之间具有不同的空间，所述多个开口的所述形成包括：形成与所述腔体的中心区域对准的第一开口；在所述中心区域的第一侧上以及在所述中心区域的第二侧上形成多个第二开口，所述第一侧通过所述第一开口与所述第二侧间隔开；以及通过所述开口湿法蚀刻所述衬底，所述湿法蚀刻与所述第一开口对准，所述第一开口延伸穿过所述衬底中的第一掺杂层并进入到第二掺杂层中。2.根据权利要求1所述的方法，其中形成所述多个开口包括在所述第一侧和所述第二侧上形成多个第三开口，所述多个第三开口的第一群组通过所述第一开口和所述多个第二开口与所述多个第三开口的第二群组间隔开。3.根据权利要求2的方法，其中所述第一掺杂层是第一导电类型，并且所述第二掺杂层是不同于所述第一导电类型的第二导电类型。4.根据权利要求3所述的方法，其中所述第一导电类型是p型且所述第二导电类型是n型，所述腔体跨过至少一个PN结。5.根据权利要求2所述的方法，其中所述多个第二开口的第一群组包括至少两个开口，所述多个第二开口的所述第一群组与所述掩模之间的比率大于所述多个第三开口的所述第一群组与所述掩模之间的比率。6.根据权利要求5所述的方法，其中所述多个第二开口的所述第一群组沿第一方向布置成行。7.根据权利要求6所述的方法，其中所述多个第三开口的所述第一群组沿所述第一方向布置成行。8.根据权利要求7所述的方法，其中所述多个第三开口的所述第一群组不与所述多个第二开口的所述第一群组对准。9.根据权利要求7所述的方法，其中所述多个第三开口的所述第一群组与所述多个第二开口的所述第一群组对准。10.根据权利要求5所述的方法，其中所述多个第二开口...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：意法半导体图尔公司，
类型：发明
国别省市：