衬底结构的制造方法、衬底结构以及半导体器件技术

本申请涉及一种衬底结构的制造方法、衬底结构以及半导体器件，衬底结构的制造方法，包括：提供玻璃衬底；在所述玻璃衬底上形成阻挡层；形成设于所述阻挡层上的绝缘层，以及形成设于所述绝缘层上的半导体层。利用该衬底结构的制造方法，可降低衬底结构的制造成本，拓宽衬底结构的应用范围。衬底结构的应用范围。衬底结构的应用范围。

【技术实现步骤摘要】
衬底结构的制造方法、衬底结构以及半导体器件


[0001]本专利技术涉及半导体
，特别是涉及衬底结构的制造方法、衬底结构以及半导体器件。

技术介绍

[0002]SOI全称为Silicon
‑
On
‑
Insulator，即绝缘衬底上的硅，该技术是在顶层硅和背衬底之间引入了一层埋氧化层，采用SOI材料制成的集成电路具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势。
[0003]然而，传统的SOI需要两片晶圆以分别形成顶层硅和背衬底，制造成本较高，限制了SOI材料的广泛应用。

技术实现思路

[0004]基于此，有必要针对传统的SOI材料的制造成本较高，限制了SOI材料的广泛应用的问题，提供一种衬底结构的制造方法、衬底结构以及半导体器件。
[0005]根据本申请的第一方面，提供了一种衬底结构的制造方法，包括：
[0006]提供玻璃衬底；
[0007]在所述玻璃衬底上形成阻挡层；
[0008]形成设于所述阻挡层上的绝缘层，以及形成设于所述绝缘层上的半导体层。
[0009]在其中一个实施例中，所述形成设于所述绝缘层上的半导体层具体包括：
[0010]提供半导体基片；
[0011]在所述半导体基片的第一表面上形成牺牲层；
[0012]在所述牺牲层背离所述半导体基片的一侧表面进行离子注入，被注入的离子穿过所述牺牲层，进入所述半导体基片的预设位置处；
[0013]去除所述牺牲层；
[0014]将所述半导体基片的第一表面与所述绝缘层背离所述阻挡层的一侧表面键合；
[0015]部分去除所述半导体基片，直至到达所述预设位置处，以得到所述半导体层。
[0016]在其中一个实施例中，所述将所述半导体基片的第一表面与所述绝缘层背离所述阻挡层的一侧表面键合的工艺条件包括：键合温度为50℃～250℃，键合压力为0.1N/cm2～10N/cm2。
[0017]在其中一个实施例中，所述部分去除所述半导体基片，直至到达所述预设位置处，以得所述半导体层具体包括：
[0018]对所述半导体基片进行退火处理，以使所述半导体基片从所述预设位置处分裂，而得所述半导体层。
[0019]在其中一个实施例中，所述形成设于所述绝缘层上的半导体层还包括：
[0020]对所述半导体层的所述预设位置处进行平坦化处理。
[0021]在其中一个实施例中，所述形成设于所述阻挡层上的绝缘层，以及形成设于所述
绝缘层上的半导体层具体包括：
[0022]提供半导体基片；
[0023]在所述半导体基片的第一表面上形成所述绝缘层；
[0024]在所述绝缘层背离所述半导体基片的一侧表面进行离子注入，被注入的离子穿过所述绝缘层，进入所述半导体基片的预设位置处；
[0025]在所述阻挡层上形成多晶硅层；
[0026]将所述绝缘层背离所述半导体基片的一侧表面与所述多晶硅层背离所述阻挡层的一侧表面键合；
[0027]部分去除所述半导体基片，直至到达所述预设位置处，以得到所述半导体层。
[0028]在其中一个实施例中，所述将所述绝缘层背离所述半导体基片的一侧表面与所述多晶硅层背离所述阻挡层的一侧表面键合的工艺条件包括：键合温度为50℃～250℃，键合压力为0.1N/cm2～10N/cm2。
[0029]在其中一个实施例中，所述预设位置位于所述第一表面下方的预设深度处，所述预设深度为30nm～1000nm。
[0030]根据本申请的第二方面，提供了一种衬底结构，包括：
[0031]玻璃衬底；
[0032]阻挡层，设于所述玻璃衬底上；
[0033]绝缘层，设于所述阻挡层上；以及
[0034]至少一半导体层，设于所述绝缘层上。
[0035]根据本申请的第三方面，提供了一种半导体器件，包括上述的衬底结构。
[0036]本申请的技术方案中，通过在玻璃衬底上制作一层阻挡层来代替现有SOI采用的晶圆背衬底，玻璃衬底的成本远小于晶圆背衬底的成本，如此，可降低衬底结构的制造成本，拓宽衬底结构的应用范围，且阻挡层用于阻挡玻璃衬底中的杂质扩散至半导体层中，有利于提高半导体器件的可靠性。
附图说明
[0037]图1示出了本申请一实施例的衬底结构的制造方法的流程示意图。
[0038]图2(a)
‑
图2(g)示出了本申请一实施例的衬底结构的制造过程示意图。
[0039]图3(a)
‑
图3(f)示出了本申请另一实施例的衬底结构的制造过程示意图。
[0040]图4示出了本申请一实施例的衬底结构的制造方法的流程示意图。
[0041]图5示出了本申请一实施例的衬底结构的制造方法的流程示意图。
[0042]图6示出了本申请一实施例的衬底结构的结构示意图。
[0043]图7示出了本申请另一实施例的衬底结构的结构示意图。
[0044]图中：210、玻璃衬底；220、阻挡层；230、绝缘层；240、半导体基片；241、半导体层；242、去除部分；2401、第一表面；2402、预设位置；250、牺牲层；260、多晶硅层。
具体实施方式
[0045]为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的首选实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所
描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。
[0046]除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
[0047]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0048]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种衬底结构的制造方法，其特征在于，包括：提供玻璃衬底；在所述玻璃衬底上形成阻挡层；形成设于所述阻挡层上的绝缘层，以及形成设于所述绝缘层上的半导体层。2.根据权利要求1所述的衬底结构的制造方法，其特征在于，所述形成设于所述绝缘层上的半导体层具体包括：提供半导体基片；在所述半导体基片的第一表面上形成牺牲层；在所述牺牲层背离所述半导体基片的一侧表面进行离子注入，被注入的离子穿过所述牺牲层，进入所述半导体基片的预设位置处；去除所述牺牲层；将所述半导体基片的第一表面与所述绝缘层背离所述阻挡层的一侧表面键合；部分去除所述半导体基片，直至到达所述预设位置处，以得到所述半导体层。3.根据权利要求2所述的衬底结构的制造方法，其特征在于，所述将所述半导体基片的第一表面与所述绝缘层背离所述阻挡层的一侧表面键合的工艺条件包括：键合温度为50℃～250℃，键合压力为0.1N/cm2～10N/cm2。4.根据权利要求2所述的衬底结构的制造方法，其特征在于，所述部分去除所述半导体基片，直至到达所述预设位置处，以得所述半导体层具体包括：对所述半导体基片进行退火处理，以使所述半导体基片从所述预设位置处分裂，而得所述半导体层。5.根据权利要求2所述的衬底结构的制造方法，其特征在于，所述形成设于所述绝缘层上的半导体层还包括：对所述半导体...

【专利技术属性】
技术研发人员：王敏，吕姗姗，
申请(专利权)人：上海鼎泰匠芯科技有限公司，
类型：发明
国别省市：