用于形成薄的绝缘体上半导体SOI衬底的方法技术

本申请实施例涉及用于形成薄的绝缘体上半导体SOI衬底的方法。本申请案的各种实施例涉及一种以低成本且以低总厚度变动TTV形成薄的绝缘体上半导体SOI衬底的方法。在一些实施例中，在牺牲衬底上外延形成蚀刻停止层。装置层外延形成于所述蚀刻停止层上且具有不同于所述蚀刻停止层的结晶晶格。将所述牺牲衬底接合到处置衬底，使得所述装置层及所述蚀刻停止层处于所述牺牲衬底与所述处置衬底之间。去除所述牺牲衬底。使蚀刻执行到所述蚀刻停止层中以去除所述蚀刻停止层。使用包括氢氟酸、过氧化氢及乙酸的蚀刻剂来执行所述蚀刻。化氢及乙酸的蚀刻剂来执行所述蚀刻。化氢及乙酸的蚀刻剂来执行所述蚀刻。

【技术实现步骤摘要】
用于形成薄的绝缘体上半导体SOI衬底的方法
[0001]分案申请的相关信息
[0002]本申请是申请日为2019年2月15日，申请号为“201910118027.3”，专利技术名称为“用于形成薄的绝缘体上半导体SOI衬底的方法”的专利技术专利申请的分案申请。


[0003]本专利技术实施例涉及一种用于形成薄的绝缘体上半导体衬底的方法。

技术介绍

[0004]集成电路通常形成于块状半导体衬底上。近年来，绝缘体上半导体(SOI)衬底已变成块状半导体衬底的替代。SOI衬底包括处置衬底、覆于处置衬底上的绝缘层及覆于绝缘层上的装置层。此外，SOI衬底使得寄生电容减小、泄漏电流减小、闩锁减少及半导体装置性能提高(例如电力消耗减少及切换速度提高)。

技术实现思路

[0005]本专利技术的一实施例涉及一种用于形成绝缘体上半导体(SOI)衬底的方法，其包括：在牺牲衬底上外延形成蚀刻停止层；在所述蚀刻停止层上外延形成装置层，其中所述装置层具有不同于所述蚀刻停止层的结晶晶格；将所述牺牲衬底接合到处置衬底，使得所述装置层及所述蚀刻停止层处于所述牺牲衬底与所述处置衬底之间；去除所述牺牲衬底；及使蚀刻执行到所述蚀刻停止层中以去除所述蚀刻停止层，其中使用包括氢氟酸、过氧化氢及乙酸的蚀刻剂来执行所述蚀刻。
[0006]本专利技术的一实施例涉及一种用于形成绝缘体上半导体(SOI)衬底的方法，其包括：在牺牲衬底上外延形成缓冲层；在所述缓冲层上外延形成蚀刻停止层；在所述蚀刻停止层上外延形成装置层，其中所述装置层具有不同于所述蚀刻停止层的结晶晶格；将所述牺牲衬底接合到处置衬底，使得所述装置层、所述蚀刻停止层及所述缓冲层处于所述牺牲衬底与所述处置衬底之间；去除所述牺牲衬底；使第一蚀刻执行到所述缓冲层中以去除所述缓冲层，其中所述第一蚀刻具有针对所述缓冲层的第一蚀刻速率且进一步具有针对所述蚀刻停止层的第二蚀刻速率；及使第二蚀刻执行到所述蚀刻停止层中以去除所述蚀刻停止层，其中所述第二蚀刻具有针对所述蚀刻停止层的第三蚀刻速率且进一步具有针对所述装置层的第四蚀刻速率，且其中所述第一蚀刻速率与所述第二蚀刻速率的比率小于所述第三蚀刻速率与所述第四蚀刻速率的比率。
[0007]本专利技术的一实施例涉及一种方法，其包括：在牺牲衬底上外延形成缓冲层；在所述缓冲层上外延形成蚀刻停止层，其中所述蚀刻停止层包括不同于所述缓冲层的半导体材料；在所述蚀刻停止层上外延形成装置层，其中所述装置层包括与所述缓冲层相同的半导体材料；将所述牺牲衬底接合到处置衬底，使得所述缓冲层、所述蚀刻停止层及所述装置层处于所述牺牲衬底与所述处置衬底之间；使第一蚀刻执行到所述牺牲衬底中以去除所述牺牲衬底且暴露所述缓冲层，其中在完成所述第一蚀刻之后，所述缓冲层具有第一总厚度变
动(TTV)；使薄化过程执行到所述缓冲层中以部分去除所述缓冲层，其中在完成所述薄化过程之后，所述缓冲层具有第二TTV；使第二蚀刻执行到所述缓冲层中以去除所述缓冲层的剩余部分且暴露所述蚀刻停止层，其中在完成所述第二蚀刻之后，所述蚀刻停止层具有第三TTV；及使第三蚀刻执行到所述蚀刻停止层中以去除所述蚀刻停止层且暴露所述装置层，其中在完成所述第三蚀刻之后，所述装置层具有第四TTV，其中所述第一TTV小于所述第二TTV且大于所述第三TTV，且其中所述第四TTV小于所述第三TTV。
附图说明
[0008]根据结合附图来阅读的实施方式最好地理解本揭露的方面。应注意，根据行业标准做法，各种构件未按比例绘制。事实上，为使讨论清楚，可任意增大或减小各种构件的尺寸。
[0009]图1A绘示绝缘体上半导体(SOI)衬底的一些实施例的横截面图。
[0010]图1B绘示图1A的SOI衬底的装置层的一些实施例的放大横截面图。
[0011]图2绘示图1A的SOI衬底的一些更详细实施例的横截面图，其中SOI衬底的处置衬底包含富含陷阱层。
[0012]图3绘示图1A的SOI衬底的一些实施例的俯视图。
[0013]图4绘示图1A的SOI衬底的装置层的一些实施例的厚度曲线的一些实施例的曲线图。
[0014]图5绘示其中应用图2的SOI衬底的半导体结构的一些实施例的横截面图。
[0015]图6绘示其中应用图2的SOI衬底的半导体结构的一些其它实施例的横截面图。
[0016]图7到21绘示用于形成及使用SOI衬底的方法的一些实施例的一系列横截面图。
[0017]图22绘示图7到21的方法的一些实施例的框图。
[0018]图23A及23B绘示图7到21的方法期间的各种点处的装置衬底的一些实施例的各种厚度曲线。
具体实施方式
[0019]本揭露提供用于实施本揭露的不同特征的诸多不同实施例或实例。下文将描述组件及布置的特定实例以简化本揭露。当然，这些仅为实例且不意在限制。例如，在以下描述中，使第一构件形成于第二构件上方或形成于第二构件上可包含其中形成直接接触的所述第一构件及所述第二构件的实施例，且还可包含其中额外构件可形成于所述第一构件与所述第二构件之间使得所述第一构件及所述第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复元件符号及/或字母。这种重复是为了简化及清楚且其本身不指示所讨论的各种实施例及/或配置之间的关系。
[0020]此外，为便于描述，空间相对术语(例如“底下”、“下方”、“下”、“上方”、“上”及其类似者)可在本文中用于描述一元件或构件与另一(若干)元件或构件的关系，如图中所绘示。空间相对术语除涵盖图中所描绘的定向之外，还打算涵盖装置在使用或操作中的不同定向。可能以其它方式定向设备(旋转90度或以其它定向)，且也可相应地解译本文中所使用的空间相对描述词。
[0021]具有小于约120纳米或约150纳米的装置层厚度及小于约10纳米的总厚度变动
(TTV)的薄SOI晶片应用于全空乏金属氧化物半导体(MOS)装置及其它先进MOS装置，且进一步应用于部分空乏MOS装置。此外，这种薄SOI晶片促成形成于薄SOI晶片的装置层上的MOS装置的低泄漏、高功率效率及高速度。
[0022]根据用于形成薄SOI晶片的一方法，氧化半导体晶片以形成包围所述半导体晶片的氧化层。透过所述氧化层将氢离子植入到所述半导体晶片中以形成内埋于所述半导体晶片中的富氢区域。透过所述氧化层将所述半导体晶片接合到处置晶片，且沿所述富氢区域分割所述半导体晶片以从所述处置晶片部分去除所述氧化层及所述半导体晶片。使化学机械抛光(CMP)执行到保留于所述处置晶片上的所述半导体晶片的一部分中以平整所述保留部分。所述处置晶片、所述半导体晶片的所述保留部分(即，所述装置层)及保留于所述处置晶片上的所述氧化层的一部分(即，绝缘层)共同界定所述SOI晶片。
[0023]根据所述方法来形成薄SOI晶片的一挑战在于：所述方法因氢植入、分割及CMP而非常昂贵。此外，用于形成SOI晶片的其它不昂贵方法可能不适于形成具有小于约120纳米或约150纳米的装置层厚度及小于约10纳米的TTV的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于形成绝缘体上半导体SOI衬底的方法，所述方法包括：在牺牲衬底上形成缓冲层；在所述缓冲层上形成蚀刻停止层，其中所述蚀刻停止层的晶格常量经分级沿从所述蚀刻停止层的底面到蚀刻停止层的顶面的单一方向改变；在所述蚀刻停止层上形成装置层，其中所述装置层具有不同于所述蚀刻停止层的结晶晶格；将所述牺牲衬底接合到处置衬底，使得所述装置层及所述蚀刻停止层处于所述牺牲衬底与所述处置衬底之间；执行第一蚀刻以去除所述牺牲衬底，其中使用包括氢氟酸、硝酸及乙酸的第一蚀刻剂来执行所述第一蚀刻且其中所述第一蚀刻具有针对所述牺牲衬底的第一蚀刻速率且进一步具有针对所述缓冲层的第二蚀刻速率，所述第二蚀刻速率小于所述第一蚀刻速率；及使第二蚀刻执行到所述缓冲层以去除所述缓冲层且暴露所述蚀刻停止层，其中使用包括四甲基氢氧化铵的第二蚀刻剂来执行所述第二蚀刻且其中所述第二蚀刻具有针对所述缓冲层的第三蚀刻速率且进一步具有针对所述蚀刻停止层的第四蚀刻速率，所述第四蚀刻速率小于所述第三蚀刻速率；使第三蚀刻执行到所述蚀刻停止层中以去除所述蚀刻停止层，其中使用包括氢氟酸、过氧化氢及乙酸的第三蚀刻剂来执行所述第三蚀刻且其中所述第三蚀刻具有针对所述蚀刻停止层的第五蚀刻速率且进一步具有针对所述装置层的第六蚀刻速率，所述第六蚀刻速率小于所述第五蚀刻速率，其中所述第一蚀刻速率与所述第二蚀刻速率的比率大于所述第五蚀刻速率与所述第六蚀刻速率的比率且所述第五蚀刻速率与所述第六蚀刻速率的比率大于所述第三蚀刻速率与所述第四蚀刻速率的比率。2.根据权利要求1所述的方法，其中所述第三蚀刻剂进一步包括其内溶解有所述氢氟酸、所述过氧化氢及所述乙酸的溶剂，且其中所述氢氟酸、所述过氧化氢及所述乙酸在所述第三蚀刻剂中具有分别为8.5到9.5、5.25到15.75及38.4到56.7的个别重量百分比。3.根据权利要求1所述的方法，其中所述装置层具有小于10纳米的总厚度变动TTV，且在完成所述蚀刻之后进一步具有小于120纳米的厚度。4.根据权利要求1所述的方法，其中所述蚀刻停止层包括硅锗层，且其中所述装置层包括单晶硅。5.根据权利要求1所述的方法，其中所述第三蚀刻剂包括第一化学溶液、第二化学溶液及第三化学溶液，其中所述第一化学溶液为小于50体积％的氢氟酸，其中所述第二化学溶液为小于51体积％的过氧化氢，且其中所述第三化学溶液为大于90体积％的乙酸。6.根据权利要求5所述的方法，其中所述第...

【专利技术属性】
技术研发人员：周世培，徐鸿文，卢玠甫，郑有宏，林永隆，蔡敏瑛，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：