衬底处理方法及半导体器件制造方法技术

本发明专利技术提供一种衬底处理方法及半导体器件制造方法，能够利用图案化掩膜不同厚度具有不同的透氧率的特性，仅仅只需要一次热氧化工艺且对该热氧化的工艺配方进行精细调整，就可以制造至少三种不同高度的衬底顶面，能够简化制造工艺、缩短制造时间、提高效率、增加制造过程的稳定性、节约成本。节约成本。节约成本。

【技术实现步骤摘要】
衬底处理方法及半导体器件制造方法


[0001]本专利技术涉及半导体器件的制造
，特别涉及一种衬底处理方法及半导体器件制造方法。

技术介绍

[0002]绝缘体上硅(Silicon
‑
On
‑
Insulator,SOI)技术在顶层硅(top silicon)和背衬底之间设置一层预埋氧化层，有效降低了顶层硅和背衬底之间的寄生电容，且SOI基片还具备集成密度高、短沟道效应小、衬底噪声低、集成密度高、速度快、功耗低等优点，广泛应用于集成电路、光电子和微电机(Micro
‑
Electro
‑
Mechanical Systems，MEMS)传感器等领域。
[0003]现有的SOI芯片中，不同元器件对顶层硅有不同高度的需求，通常需要在同一个SOI衬底上制作至少三种不同高度的顶层硅，其制造过程一般需要进行两次热氧化来消耗顶层硅或者刻蚀顶层硅来达成，步骤较为繁琐，且需要精细的调整热氧化或者刻蚀的工艺配方(recipe)，效率低且成本高。

技术实现思路
<br/>[0004]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种衬底处理方法，其特征在于，包括：提供衬底，在所述衬底的部分顶面上形成厚度阶梯状变化的图案化掩膜，所述图案化掩膜与暴露出的所述衬底形成至少三阶台阶；在所述图案化掩膜的掩蔽作用下，对所述衬底进行热氧化形成阶梯状的热氧化层，且厚度越厚的图案化掩膜层底部的衬底的热氧化速率越慢，形成的热氧化层越薄；去除所述图案化掩膜和所述热氧化层，形成阶梯状的衬底顶面。2.如权利要求1所述的衬底处理方法，其特征在于，在所述衬底的部分顶面上形成厚度阶梯状变化的图案化掩膜的步骤包括：在所述衬底顶面上依次沉积至少两层掩膜层，且各层掩膜层的透氧率自下而上依次降低；自上而下依次刻蚀各层掩膜层，以形成所述图案化掩膜，在所述图案化掩膜中，上层掩膜层暴露出下层掩膜层的部分顶面。3.如权利要求1所述的衬底处理方法，其特征在于，所述图案化掩膜包括位于下层的氧化物掩膜层和位于上层的氮化物掩膜层。4.如权利要求3所述的衬底处理方法，其特征在于，所述图案化掩膜还包括位于所述氧化物掩膜层和所述氮化物掩膜层之间的耗氧掩膜层，在对所述衬底进行热氧化的过程中，对于所述耗氧掩膜层暴露在外的区域，所述耗氧掩膜层用于吸收和消耗进入到所述区域中的一部分氧。5.如权利要求4所述的衬底处理方法，其特征在于，所述耗氧掩膜层的材料包括...

【专利技术属性】
技术研发人员：赵朝珍，
申请(专利权)人：中芯先锋集成电路制造绍兴有限公司，
类型：发明
国别省市：