【技术实现步骤摘要】
存储器的形成方法及存储器
[0001]本公开涉及存储器
，尤其涉及一种存储器的形成方法及存储器。
技术介绍
[0002]随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着晶体管的元件密度和集成度的提高，因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全环栅(Gate
‑
All
‑
Around，GAA)晶体管，环栅全环绕半导体晶体管包括相对于衬底的横向全包围栅极(Lateral Gate
‑
All
‑
Around，LGAA)晶体管和垂直全包围栅极(Vertical Gate
‑
All
‑
Around，VGAA)晶体管，其中，VGAA器件的布局和连接的改进可以促进集成电路的缩放，但是，VGAA工艺流程还有待进一步简...
【技术保护点】
【技术特征摘要】
1.一种存储器的形成方法，其特征在于，所述存储器包括多个阵列分布的存储单元，每个所述存储单元包括一个垂直环栅晶体管，以及与所述垂直环栅晶体管的源极连接的源线，与栅极连接的字线，以及与漏极连接的位线；所述方法包括：提供基底，所述基底包括硅衬底以及设置在所述硅衬底上的未图案化的叠层，所述叠层包括由下至上层叠设置的第一导电层、半导体层和第二导电层；对所述叠层进行图案化处理形成多个第一沟槽，多个所述第一沟槽贯穿所述叠层沿着垂直所述硅衬底的方向延伸到所述硅衬底中，多个所述第一沟槽在平行所述硅衬底的平面内沿着列方向延伸，以隔离多个所述存储单元；形成第一介质层，所述第一介质层填充所述第一沟槽的硅衬底区域，以隔离硅衬底中待形成的源线，所述第一介质层的顶面低于所述硅衬底的顶面预设距离，所述预设距离小于待形成的源线的厚度；所述第一介质层填充所述第一沟槽后露出所述硅衬底的部分侧壁；对所述第一沟槽中露出的所述硅衬底的侧壁进行图案化处理，形成两个相向设置的内凹于所述硅衬底的侧壁的内凹沟槽，所述内凹沟槽露出所述硅衬底上相邻的两个叠层中每个叠层的底部的所述第一导电层的全部或部分区域；在每个所述内凹沟槽内分别形成源线，所述源线与所述叠层的底部中露出的第一导电层连接，且两个所述源线相互隔开不连接；形成第二介质层，所述第二介质层位于所述第一沟槽中，所述第二介质层覆盖露出的所述源线的侧壁和所述第一介质层的顶面，所述第二介质层的上表面与所述第一导电层的上表面平齐；基于被图案化的所述叠层，在所述叠层上沿着垂直所述第一沟槽的方向形成第二沟槽，所述第一沟槽和所述第二沟槽围设形成多个柱状半导体层；形成栅极，所述栅极环绕覆盖在所述柱状半导体层的侧面。2.根据权利要求1所述的存储器的形成方法，其特征在于，设置在所述硅衬底上的未图案化的叠层的形成方法包括：采用外延工艺依次在所述硅衬底上形成未图案化的第一导电层、半导体层和第二导电层；其中，所述第一导电层和第二导电层均为N型的掺杂层，所述半导体层为SiGe层。3.根据权利要求1所述的存储器的形成方法，其特征在于，对所述叠层进行图案化处理形成多个第一沟槽，包括：在所述第二导电层的表面形成图案化的第一掩膜层，在平行于所述硅衬底的行方向上，在所述第一掩膜层的侧壁形成侧墙层；去除所述第一掩膜层，以多个所述侧墙层作为掩膜，依次刻蚀所述第二导电层、所述半导体层和所述第一导电层，并延伸至距离所述硅衬底的顶面的设定距离，形成多个所述第一沟槽，所述设定距离大于或等于所述源线的厚度的2倍。4.根据权利要求1至3任一项所述的存储器的形成方法，其特征在于，形成第一介质层，包括：在所述第一沟槽内形成第一介质层，所述第一介质层填满所述第一沟槽以及覆盖所述第二导电层的顶面；
回刻蚀所述第一介质层至低于所述硅衬底的顶面的预设距离，形成所述第一介质层。5.根据权利要求4所述的存储器的形成方法，其特征在于，对所述第一沟槽侧壁露出的所述硅衬底的侧壁进行图案化处理...
【专利技术属性】
技术研发人员：李辉辉，张云森，王桂磊，赵超，
申请(专利权)人：北京超弦存储器研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。