半导体器件及其制造方法、电子设备技术

一种半导体器件及其制造方法、电子设备，半导体器件包括设置在第一衬底上的多个存储单元列，每个存储单元列均垂直于第一衬底并且由堆叠设置的多个存储单元形成，存储单元包括晶体管和电容器，晶体管和电容器的结构与说明书中的定义相同；多条位线，均沿垂直于第一衬底的方向延伸，多个存储单元的晶体管共用一条位线；多条字线，在平行于第一衬底的平面上延伸并且垂直于半导体层的延伸方向；第一内部支撑层，设置在沿所述字线的延伸方向上相邻的两个半导体层的漏极区的电容区之间，电容器为网格式电容器。本申请实施例的半导体器件的存储密度大、可以获得较小的器件尺寸，采用网格式电容结构可以支撑较长的横向电容器。电容结构可以支撑较长的横向电容器。电容结构可以支撑较长的横向电容器。

【技术实现步骤摘要】
半导体器件及其制造方法、电子设备


[0001]本申请涉及但不限于半导体器件领域，尤指一种半导体器件及其制造方法、电子设备。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory,DRAM)是一种常见的系统内存，广泛应用在个人电脑、笔记本和消费电子产品中。DRAM将数据存储在具有电容器和阵列晶体管的存储单元中。电容器可以被设置到充电状态或放电状态，采取这两种状态来表示“0”和“1”。DRAM还包括外围晶体管，以形成外围电路。外围电路和阵列晶体管操纵数据输入/输出(I/O)以及存储单元操作(例如，写或读)。
[0003]随着DRAM技术朝向更高密度和高容量发展，半导体结构的微缩遇到了瓶颈，而且电容器的数量急剧提高，并且电容器的尺寸急剧下降。电容器的数量和尺寸的变化可能导致更长的工艺时间以及更复杂的工艺流程。

技术实现思路

[0004]以下是对本文详细描述的主题的概述。本概述并非是为了限制本申请的保护范围。
[0005]本申请实施例提供了一种半导体器件，包括第一芯片，所述第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括第一芯片，所述第一芯片包括：第一衬底；设置在所述第一衬底上的多个存储单元列，每个所述存储单元列均垂直于所述第一衬底并且由堆叠设置在所述第一衬底一侧的多个存储单元形成；每个所述存储单元均包括晶体管和电容器，所述晶体管包括半导体层和栅极，所述半导体层沿平行于所述第一衬底的方向延伸并且依次包括源极区、沟道区和漏极区，所述漏极区包括电容区；所述栅极环绕在所述沟道区四周，并且所述栅极与所述沟道区之间设置有栅极绝缘层；所述电容器包括第一电极板、第二电极板以及设置在所述第一电极板和所述第二电极板之间的介电质层，所述第一电极板、所述介电质层和所述第二电极板依次环绕在所述漏极区的电容区的四周；多条位线，每条所述位线均沿垂直于所述第一衬底的方向延伸，在与所述半导体层的延伸方向平行的方向上，相邻的两个存储单元列的多个存储单元的晶体管的源极区均与一条共用的位线连接；多条字线，每条所述字线均在平行于所述第一衬底的平面上延伸并且垂直于所述半导体层的延伸方向，其中，在所述字线的延伸方向上设置有一个存储单元列，每条所述字线由该一个存储单元列的一个存储单元的晶体管的栅极形成；或者，在所述字线的延伸方向上设置有多个存储单元列，每条所述字线由该多个存储单元列的沿所述字线的延伸方向排列的多个存储单元的晶体管的栅极连接在一起形成；第一内部支撑层，所述第一内部支撑层设置在沿所述字线的延伸方向上相邻的两个半导体层的漏极区的电容区之间并且沿垂直于所述第一衬底的方向延伸，所述第一内部支撑层配置为对所述电容器和相邻的两个半导体层提供支撑，所述电容器被所述第一内部支撑层间隔为网格式电容器。2.根据权利要求1所述的半导体器件，其中，所述第一内部支撑层还设置在沿垂直于所述第一衬底的方向上相邻的两个半导体层的漏极区的电容区之间。3.根据权利要求1所述的半导体器件，其中，所述半导体层的材料为金属氧化物半导体材料，所述字线的材料为金属氧化物导体材料；或者，所述半导体层的材料选自第IVA族元素形成的半导体材料中的任意一种或多种，所述字线的材料选自第IVA族元素形成的导体材料中的任意一种或多种。4.根据权利要求1所述的半导体器件，还包括第二芯片，所述第二芯片和所述第一芯片层叠结合在一起并且所述第二芯片和所述存储单元列分别位于所述第一衬底的两侧，所述第二芯片的电路与所述第一芯片的电路电连接；所述第二芯片包括依次设置在第二衬底上的外围电路、金属接触层和金属互连层，所述金属接触层设置在所述外围电路远离所述第二衬底的一侧，所述金属互连层设置在所述金属接触层远离所述第二衬底的一侧并且位于所述第一衬底远离所述存储单元列的一侧，所述金属接触层中设置有金属接触柱，所述金属互连层中设置有金属线，所述金属线的一端与所述第一芯片的位线、字线或电容器电连接，所述金属线的另一端通过所述金属接触柱与所述外围电路电连接。5.根据权利要求1所述的半导体器件，其中，沿垂直于所述第一衬底的方向排列的位于
不同层的多条字线呈阶梯状。6.根据权利要求1至5中任一项所述的半导体器件，其中，所述存储单元列还包括层间隔离层，所述层间隔离层设置在所述存储单元列中相邻的两个存储单元的晶体管的栅极之间，所述层间隔离层配置为将相邻的两个存储单元的晶体管的栅极隔离开。7.根据权利要求1至5中任一项所述的半导体器件，还包括一个或多个沿垂直于所述第一衬底的方向延伸的存储单元隔离柱，在所述半导体层的延伸方向上每间隔两个存储单元列设置有一个所述存储单元隔离柱。8.根据权利要求1至5中任一项所述的半导体器件，还包括第二内部支撑层，所述第二内部支撑层设置在沿垂直于所述第一衬底的方向上相邻的两个半导体层之间并且位于非电容区，所述第二内部支撑层配置为对所述半导体层提供支撑。9.根据权利要求1至8中任一项所述的半导体器件的制造方法，其特征在于，包括：在第一衬底的一侧按照第一隔离层和牺牲层的顺序沿垂直于所述第一衬底的方向堆叠形成多个由所述第一隔离层和所述牺牲层组成的复合层；在所述多个复合层中沿垂直于所述第一衬底的方向刻蚀出第一间隔槽，所述第一间隔槽将所述多个复合层间隔为多个垂直于所述第一衬底的复合壁，在所述复合壁中沿垂直于所述第一衬底的方向刻蚀出位线槽；在所述第一间隔槽和所述位线槽中填充隔离材料，这里的隔离材料与所述第一隔离层构成第二隔离层，并使所述第二隔离层覆盖所述复合壁；对所述第一间隔槽中的第二隔离层进行刻蚀，形成多个相互间隔的第一子间隔槽，多个所述第一子间隔槽将所述第二隔离层间隔为第一网格结构；去除所述牺牲层；在所述牺牲层腾出的空白空间中填充半导体层，所述半导体层沿平行于所述第一衬底的方向延伸并且依次包括源极区、沟道区和漏极区，所述漏极区包括电容区；并在多个所述复合壁之间的空白空间中填充隔离材料，这里的隔离材料与第二隔离层构成第三隔离层，并使所述第三隔离层覆盖所述半导体层；去除所述半导体层的沟道区四周的第三隔离层，在所述半导体层的沟道区四周依次形成环绕所述沟道区的栅极绝缘层和栅极，所述半导体层和所述栅极组成晶体管；以及，在平行于所述第一衬底的平面上并且沿垂直于所述半导体层的延伸方向上设置有一个半导体层，...

【专利技术属性】
技术研发人员：王祥升，王桂磊，赵超，
申请(专利权)人：北京超弦存储器研究院，
类型：发明
国别省市：