半导体结构及其制造方法技术

本公开实施例涉及半导体领域，提供一种半导体结构及其制造方法，半导体结构包括：第一半导体层，第一半导体层包括第一部以及位于第一部相对两侧的第二部，第一部向远离第二部的方向弯折以弯折围成开口；第一栅极，第一栅极位于开口内；介质层，介质层位于第二部的至少一侧表面；其中，第一部用于构成第一晶体管的第一沟道区，第一沟道区相对两侧的第二部用于构成第一源极接触区或第一漏极接触区。本公开实施例提供的半导体结构及其制造方法可以提高半导体结构的性能。高半导体结构的性能。高半导体结构的性能。

【技术实现步骤摘要】
半导体结构及其制造方法


[0001]本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制造方法。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)作为一种公知的半导体存储装置，目前被广泛使用于各种电子设备中。动态随机存取存储器(DRAM)由许多重复的存储单元(cell)组成，每一个存储单元主要由一个晶体管与一个由晶体管所操控的电容器所构成，且存储单元会排列成阵列形式，每一个存储单元通过字线(Word line，简写为WL)与位线(Bit line，简写为BL)彼此电性连接。
[0003]但随着半导体技术的发展，将半导体器件微型化仍然成为一种目标，半导体器件的尺寸进一步缩小，同时对其使用性能的要求也越来越高。因此，目前仍需在缩小半导体器件的尺寸的同时，还需提高半导体结构的性能。

技术实现思路

[0004]本公开实施例提供一种半导体结构及其制造方法，至少有利于改善半导体结构的性能。
[0005]根据本公开一些实施例，本公开实施例一方面提供一种半导体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：第一半导体层，所述第一半导体层包括第一部以及位于所述第一部相对两侧的第二部，所述第一部向远离所述第二部的方向弯折以弯折围成开口；第一栅极，所述第一栅极位于所述开口内；介质层，所述介质层位于所述第二部的至少一侧表面；其中，所述第一部用于构成第一晶体管的第一沟道区，所述第一沟道区相对两侧的所述第二部用于构成第一源极接触区或第一漏极接触区。2.根据权利要求1所述的半导体结构，其特征在于，所述介质层包括第一介质层和第二介质层，所述第一介质层位于所述第二部的表面，所述第二介质层位于所述第一介质层远离所述第二部的表面，所述第一介质层的致密度大于所述第二介质层的致密度。3.根据权利要求2所述的半导体结构，其特征在于，所述第一介质层的材料包括氮化硅，所述第二介质层的材料包括氧化硅。4.根据权利要求2所述的半导体结构，其特征在于，所述第一栅极包括第一栅介质层和第一栅导电层，所述第一栅介质层覆盖所述开口的表面，所述第一栅导电层覆盖所述第一栅介质层表面且填充满所述开口，所述第一栅介质层的介电常数大于所述第二介质层的介电常数。5.根据权利要求4所述的半导体结构，其特征在于，所述第一栅介质层的材料包括氧化铪硅、氮氧化铪硅、氧化铪钽、氧化铪钛、氧化锆、氧化锆或者氧化钛中的至少其中一者。6.根据权利要求1所述的半导体结构，其特征在于，所述第一半导体层的材料包括铟镓锌氧化物。7.根据权利要求1所述的半导体结构，其特征在于，多个所述第一半导体层沿第一方向排列，且在沿所述第一方向上，每一所述第一半导体层包括至少包括两个所述第一部，每一所述第一部的所述开口内具有一所述第一栅极。8.根据权利要求7所述的半导体结构，其特征在于，多个所述第一半导体层沿第二方向间隔排列，且在沿所述第二方向上，多个所述第一栅极相互连接。9.根据权利要求1所述的半导体结构，其特征在于，多个所述第一半导体层沿第一方向和第二方向阵列排布，相邻的所述第一半导体层之间相互间隔，每一所述第一半导体层的所述开口内具有一所述第一栅极；其中，至少一个所述第一晶体管的所述第一栅极与另一所述第一晶体管的第一源极接触区或者第一漏极接触区电连接。10.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：第二栅极，一端与所述第一源极接触区或者第一漏极接触区电连接，另一端沿远离所述第一半导体层的方向延伸；第二半导体层，位于所述第二栅极远离所述第一半导体层的一侧表面，所述第二半导体层包括第三部以及位于所述第三部相对两侧的第四部，所述第三部覆盖所述第二栅极的表面；其中，所述第三部用于构成第二晶体管的第二沟道区，所述第四...

【专利技术属性】
技术研发人员：刘晓阳，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：