半导体器件制造技术

一种半导体器件包括：衬底，具有单元阵列区和外围区；下电极，设置在单元阵列区上；至少一个支撑层，与下电极接触；介电层，覆盖下电极和至少一个支撑层；上电极，覆盖介电层；层间绝缘层，覆盖上电极的上表面和侧表面；外围接触插塞，在衬底的外围区上穿过层间绝缘层；以及第一氧化物层，在上电极和外围接触插塞之间。上电极包括在横向方向上从单元阵列区向外围区突出的至少一个突出区。第一氧化物层设置在至少一个突出区和外围接触插塞之间。至少一个突出区和外围接触插塞之间。至少一个突出区和外围接触插塞之间。

【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]本申请要求于2021年11月29日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0167516的优先权，其公开内容通过引用整体并入本文中。


[0003]本专利技术构思涉及一种半导体器件。

技术介绍

[0004]根据电子行业的发展和用户的需求，电子设备的尺寸变得越来越小，并且性能变得越来越高。因此，期望用于电子设备中的半导体器件是高度集成的并且具有高性能。例如，在动态随机存取存储器(DRAM)设备中，期望用于减小单元阵列区和外围电路区之间的边沿区的技术。

技术实现思路

[0005]本专利技术构思的一个方面旨在提供一种具有改进的电特性并且高度集成的半导体器件。
[0006]根据本专利技术构思的一个方面，一种半导体器件包括：衬底，具有单元阵列区和外围区；多个下电极，设置在单元阵列区上；至少一个支撑层，与多个下电极接触，并且在平行于衬底的上表面的方向上延伸；介电层，覆盖多个下电极和至少一个支撑层；上电极，覆盖本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底，具有单元阵列区和外围区；多个下电极，设置在所述单元阵列区上；至少一个支撑层，与所述多个下电极接触，并且在平行于所述衬底的上表面的方向上延伸；介电层，覆盖所述多个下电极和所述至少一个支撑层；上电极，覆盖所述介电层；层间绝缘层，覆盖所述上电极的上表面和侧表面；外围接触插塞，穿过所述层间绝缘层，并且设置在所述衬底的所述外围区上；以及第一氧化物层，在所述上电极和所述外围接触插塞之间，其中，所述上电极包括至少一个突出区，所述至少一个突出区在平行于所述衬底的上表面的横向方向上突出并且从所述单元阵列区向所述外围区延伸，并且其中，所述第一氧化物层设置在所述外围接触插塞和所述至少一个突出区之间。2.根据权利要求1所述的半导体器件，其中，所述上电极包括：第一材料层；以及第二材料层，覆盖所述第一材料层，并且具有与所述第一材料层的材料不同的材料。3.根据权利要求2所述的半导体器件，其中，所述第一材料层包括掺杂的硅锗SiGe，并且其中，所述第二材料层包括掺杂的硅Si。4.根据权利要求2所述的半导体器件，其中，所述第一材料层的厚度大于所述第二材料层的厚度。5.根据权利要求2所述的半导体器件，其中，所述第一材料层覆盖所述多个下电极的上表面和侧表面，并且其中，所述第二材料层覆盖所述第一材料层的上表面，并且覆盖所述第一材料层的侧表面的至少一部分。6.根据权利要求5所述的半导体器件，其中，所述第二材料层具有位于比所述多个下电极的下表面高并且比所述多个下电极的上表面低的高度处的下端，并且其中，所述第一材料层包括延伸到所述第二材料层的所述下端与所述衬底之间的空间中的延伸区。7.根据权利要求1所述的半导体器件，其中，所述至少一个突出区包括位于与所述至少一个支撑层基本上相同的高度处的部分。8.根据权利要求1所述的半导体器件，还包括：上电极接触插塞，具有埋入所述上电极中的下端以电连接到所述上电极；以及第二氧化物层，在所述上电极接触插塞的侧表面的一部分和所述上电极之间，其中，所述上电极接触插塞的下表面与所述上电极接触。9.根据权利要求8所述的半导体器件，
其中，所述上电极包括：第一材料层；以及第二材料层，覆盖所述第一材料层，并且具有与所述第一材料层的材料不同的材料，其中，所述上电极接触插塞穿过所述第二材料层，并且延伸到所述第一材料层中，其中，所述第二氧化物层包括：下氧化物区，在所述上电极接触插塞的所述侧表面和所述第一材料层之间；以及上氧化物区，在所述上电极接触插塞的所述侧表面和所述第二材料层之间，并且其中，所述下氧化物区和所述上氧化物区包括不同的材料。10.根据权利要求8所述的半导体器件，其中，所述上电极接触插塞的所述下表面设置在比所述第二氧化物层的下端的高度低的高度处。11.根据权利要求1所述的半导体器件，其中，所述外围接触插塞还包括在朝向所述外围接触插塞的内部的方向上的凹陷区，并且其中，...

【专利技术属性】
技术研发人员：金亮阧，金湳健，金容焕，朴相郁，徐旻揆，洪定杓，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：