半导体结构及其制备方法技术

本公开涉及集成电路设计及制造技术领域，特别是涉及一种半导体结构及其制备方法，半导体结构包括衬底以及位于衬底内的若干个字线结构；衬底包括由隔离结构限定的多个间隔分布的有源区，有源区包括沿第一方向延伸的基础有源区，以及位于基础有源区上且与其接触连接的有源柱；字线结构沿第二方向延伸，且字线结构在平行于第一方向的纵截面中的侧壁曲线为波浪状；其中，一基础有源区与两条字线结构相交且接触连接三个有源柱；三个有源柱中的第一个有源柱位于两条字线结构之间，另外两个有源柱分别位于两条字线结构远离第一个有源柱的相对两侧。至少能够提升沟道的有效长度，降低器件的漏电流，抑制短沟道效应，从而提高半导体器件的可靠性及稳定性。器件的可靠性及稳定性。器件的可靠性及稳定性。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本申请涉及集成电路设计及制造
，特别是涉及一种半导体结构及其制备方法。

技术介绍

[0002]随着集成电路制造工艺的不断发展，为了在同等面积下形成更多的器件，半导体器件的集成度不断提高，器件的技术节点随之不断减小。为了在更小的面积内增大沟道长度，通常采用埋入式字线（Buried Wordline)结构。
[0003]然而，随着半导体器件尺寸的进一步减小，当沟道长度降低到十纳米级别时，传统技术的埋入式字线结构可能存在短沟道效应，阈值电压随着沟道长度降低而降低，器件的漏电流增大，可能导致源漏穿通器件失效，从而使得半导体器件的可靠性及稳定性降低。

技术实现思路

[0004]基于此，本公开提供一种半导体结构及其制备方法，至少能够提升沟道的有效长度，降低器件的漏电流，抑制短沟道效应，从而提高半导体器件的可靠性及稳定性。
[0005]根据一些实施例，本公开的一方面提供一种半导体结构，包括衬底以及位于衬底内的若干个字线结构；衬底包括由隔离结构限定的多个间隔分布的有源区，有源区包括沿第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，包括由隔离结构限定的多个间隔分布的有源区，所述有源区包括沿第一方向延伸的基础有源区，以及位于所述基础有源区上且与其接触连接的有源柱；若干个沿第二方向延伸的字线结构，位于所述衬底内；所述字线结构在平行于所述第一方向的纵截面中的侧壁曲线为波浪状；所述第一方向与所述第二方向相交；其中，一所述基础有源区与两条所述字线结构相交，且接触连接三个所述有源柱；三个所述有源柱中的第一个有源柱位于两条所述字线结构之间，另外两个所述有源柱分别位于两条所述字线结构远离所述第一个有源柱的相对两侧。2.根据权利要求1所述的半导体结构，其特征在于，所述字线结构包括导电层，所述导电层包括沿第三方向依次交替叠置的第一子导电段及第二子导电段；所述第三方向垂直分别于所述第一方向和所述第二方向；在所述字线结构沿所述第一方向的纵截面中，所述第一子导电段的长度与所述第二子导电段的长度不同。3.根据权利要求2所述的半导体结构，其特征在于，在所述字线结构沿所述第一方向的纵截面中，所述第一子导电段沿所述第三方向的长度大于所述第二子导电段沿所述第三方向的长度，且所述第一子导电段沿所述第一方向的宽度大于所述第二子导电段沿所述第一方向的宽度；或在所述字线结构沿所述第一方向的纵截面中，所述第一子导电段沿所述第三方向的长度小于所述第二子导电段沿所述第三方向的长度，且所述第一子导电段沿所述第一方向的宽度小于所述第二子导电段沿所述第一方向的宽度。4.根据权利要求2或3所述的半导体结构，其特征在于，至少部分相邻的所述第一子导电段和所述第二子导电段为一体成型结构。5.根据权利要求2或3所述的半导体结构，其特征在于，所述字线结构还包括栅介质层和盖层，所述盖层覆盖所述导电层，所述栅介质层至少位于所述导电层和所述有源区之间。6.根据权利要求1
‑
3任一项所述的半导体结构，其特征在于，所述第一方向与所述第二方向的夹角为15
°‑
75
°
。7.一种存储器，其特征在于，包括：权利要求1
‑
6任一项所述的半导体结构；位线结构，形成于所述衬底上，与所述三个有源柱中的第一个有源柱电连接；以及至少两个电容器，形成于所述衬底上，分别与所述三个有源柱中的另外两个有源柱电连接。8.一种半导体结构制备方法，其特征在于，包括：提供初始衬底，所述初始衬底内形成有由第一隔离结构限定的阵列排布的多个初始有源区，所述初始有源区沿第一方向延伸；于所述初始衬底上形成牺牲层，所述牺牲层内形成有若干个沿第二方向延伸的字线沟槽，所述字线沟槽暴露出部分所述初始衬底，所述字线沟槽在平行于所述第一方向的纵截面中的侧壁曲线为波浪状；一所述初始有源区与两个所述字线沟槽相交；所述第一方向与所述第二方向相交；于所述字线沟槽内形成字线结构，并将所述牺牲层替换为中间有源层；
于所述中间有源层内形成第二隔离结构，以得到衬底，所述第二隔离结构与其下方的所述第一隔离结构接触，所述第二隔离结构与所述第一隔离结构构成隔离结构；剩余的所述中间有源层形成多个有源柱，所述初始有源区构成基础有源区，所述基础有源区与其接触连接的所述有源柱形成有源区；一所述基础有源区接触连接三个所述有源柱，三个所述有源柱中的第一个有源柱位于两条所述字线结构之间，另外两个所述有源柱分别位于两条所述字线结构远离所述第一个有源柱的相对两侧。9.根据权利要求8所述的半导体结构制备方法，其特征在于，所述于所述初始衬底上形成牺牲层，包括：于所述初始衬底上形成第一层叠结构，所述第一层叠结构包括沿第三方向交替层叠的第一牺牲材料层及第二牺牲材料层，所述第三方向分别垂直于所述第一方向和所述第二方向；于所述第一层叠结构内形成初始字线沟槽，所述初始字线沟槽暴露出部分所述初始衬底；沿所述第二方向选择性刻蚀所述初始字线沟槽暴露的所述第一牺牲材料层或所述第二牺牲材料层，以得到所述字线沟槽；剩余的所述第一牺牲材料层以及剩余的所述第二牺牲材料层构成所述牺牲层。10.根据权利要求9所述的半导体结构制备方法，其特征在...

【专利技术属性】
技术研发人员：覃玉婷，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：