一种半导体结构的形成方法技术

本申请提供了一种半导体结构的形成方法，通过将深沟槽隔离光罩工艺集成到有源区反板光罩工艺中，通过一道光罩工艺，在基底上同时形成有源区反板区域和深沟槽隔离区域，在制作深沟槽隔离结构时，无需单独进行深沟槽隔离的硬掩膜层光罩工艺以及硬掩膜层刻蚀工艺，节省了一道光罩工艺以及相关刻蚀工艺；通过设置图形化硬掩膜层与第一缓冲层采用不同材料，从而在刻蚀工艺中可以通过控制不同材料的刻蚀速率实现有源区反板刻蚀和深沟槽刻蚀；本申请精简了工艺步骤，可以有效降低成本、提高工艺平台竞争力。台竞争力。台竞争力。

【技术实现步骤摘要】
一种半导体结构的形成方法


[0001]本申请涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

技术介绍

[0002]深沟槽隔离(Deep Trench Isolation，简称DTI)是常用的高压器件隔离结构，其通过刻蚀出一道深沟槽，并填充氧化物以达到高压隔离的效果。目前深沟槽隔离主要应用于BCD(Bipolar
‑
CMOS
‑
DMOS)、屏蔽栅沟槽(Shielded Gate Trench，简称SGT)和瞬态电压抑制器(Transient Voltage Suppressor，简称TVS)等工艺平台。其中，BCD工艺就是将双极性(Bipolar)器件、互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称CMOS)器件和双扩散金属氧化物半导体(Double
‑
diffused Metal Oxide Semiconductor，简称DMOS)器件集成在同一芯片上的工艺技术，具有Bipolar高跨导强负载驱动能力和CMOS集成度高、低本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，所述方法包括如下步骤：提供一基底，所述基底包括半导体衬底、形成于所述半导体衬底表面的图形化硬掩膜层、第一缓冲层以及图形化光刻胶层，所述图形化光刻胶层限定出有源区反板区域和深沟槽隔离区域，所述图形化硬掩膜层与第一缓冲层的材料不同；以所述图形化光刻胶层为掩膜，采用刻蚀工艺进行刻蚀，以于所述深沟槽隔离区域形成深沟槽、于所述有源区反板区域暴露出所述图形化硬掩膜层；采用平坦化工艺平坦化所述第一缓冲层；隔离材料沉积，形成填充满所述深沟槽且覆盖剩余的所述图形化硬掩膜层表面以及剩余的所述第一缓冲层表面的隔离层；采用平坦化工艺平坦化所述隔离层，于所述深沟槽处形成深沟槽隔离结构。2.根据权利要求1所述的方法，其特征在于，所述基底进一步采用以下步骤形成：提供所述半导体衬底；于所述半导体衬底表面形成所述图形化硬掩膜层；以所述图形化硬掩膜层为掩膜对所述半导体衬底进行刻蚀，形成多个第一凹槽；缓冲材料沉积，形成填充满所述第一凹槽，且覆盖所述图形化硬掩膜层表面的所述第一缓冲层；于所述第一缓冲层表面形成所述图形化光刻胶层，所述图形化光刻胶层具有暴露出所述第一缓冲层的至少部分表面的第一开口与第二开口，其中，所述第一开口对应于所述第一凹槽所在处并限定出所述深沟槽隔离区域、所述第二开口对应于所述图形化硬掩膜层所在处并限定出所述有源区反板区域。3.根据权利要求1所述的方法，其特征在于，所述图形化硬掩膜层包括依次形成于所述半导体衬底上的第二缓冲层以及阻挡层。4.根据权利要求3所述的方法，其特征在于，所述半导体衬底为硅衬底，所述第...

【专利技术属性】
技术研发人员：廖黎明，仇峰，胡林辉，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：