电子设备制造技术

本描述涉及电子设备。电子设备包括半导体衬底；半导体衬底包括：第一层；在第一层上的第二层，第二层包括多个空穴；以及在第二层上的第三层，第三层包括多个电荷载流子陷阱。本实用新型专利技术的技术提供了改进性能的射频组件。用新型的技术提供了改进性能的射频组件。用新型的技术提供了改进性能的射频组件。

【技术实现步骤摘要】
电子设备


[0001]本公开总体涉及诸如射频组件的电子组件领域。

技术介绍

[0002]相关技术说明
[0003]已知的射频组件包括有源组件(诸如放大器、混频器和数据转换器)，以及无源组件(诸如电容器、电感和天线)。衬底中由于感应的寄生电流，会导致视频组件性能降低。

技术实现思路

[0004]鉴于射频组件的上述问题，需要改进已知的射频组件。
[0005]本公开的实施例提供了一种电子设备。电子设备包括半导体衬底；半导体衬底包括：第一层；在第一层上的第二层，第二层包括多个空穴；以及在第二层上的第三层，第三层包括多个电荷载流子陷阱。
[0006]在一些实施例中，电子设备还包括在半导体衬底的第三层上的绝缘层。
[0007]在一些实施例中，电子设备还包括在绝缘层上的至少一个射频组件。
[0008]在一些实施例中，其中第一层为半导体层。
[0009]在一些实施例中，其中第二层为结晶层。
[0010]在一些实施例中，其中第三层为非晶态氧化层。
[0011]在一些实施例中，其中，第二层具有在从0.5μm到2μm的范围内或等于从0.5μm到2μm的范围的上端或下端的厚度；以及第三层具有在从0.5μm到2μm的范围内或等于从0.5μm到2μm的范围的上端或下端的厚度。
[0012]本技术的技术提供了改进性能的射频组件。
附图说明
[0013]上述特征和优点以及其他将在以下以图示方式给出的具体实施例的描述中详细描述，而不限于参考附图，其中：
[0014]图1是示出包括射频组件的设备示例的横截面图；
[0015]图2是示出根据一个实施例，在制造包括射频组件的设备的方法的示例的步骤结束时获得的结构的横截面图；
[0016]图3是示出根据一个实施例，在制造包括射频组件的设备的方法的示例的另一步骤结束时获得的结构的横截面图；
[0017]图4是示出根据一个实施例，在制造包括射频组件的设备的方法的示例的另一步骤结束时获得的结构的横截面图；
[0018]图5是示出根据一个实施例，在制造包括射频组件的设备的方法的示例的另一步骤结束时获得的结构的横截面图；以及
[0019]图6是示出根据一个实施例，在制造包括射频组件的设备的方法的示例的另一步
骤结束时获得的结构的横截面图。
具体实施方式
[0020]相似特征由在不同图中的相似附图标记指定。特别地，各种实施例中常见的结构和/或功能特征可以具有相同的附图标记，并且可以配置相同的结构、尺寸和材料特性。
[0021]为了清楚起见，仅对有助于理解本文所述实施例的步骤和元件进行了详细说明和描述。特别地，射频组件的形成尚未详细说明，基于本说明书的指示，这些组件的形成在本领域技术人员的能力范围内。此外，可能使用此类组件的应用尚未详细说明，所描述的实施例与射频组件的通常应用兼容。
[0022]除非另有说明，否则当提及被连接在一起的两个元件时，这表示直接连接，没有除导体以外的任何中间元件，并且当提及被耦合在一起的两个元件时，这表示这两个元件可以被连接或经由一个或多个其他元件被耦合。
[0023]在以下公开中，除非另有规定，否则当提及绝对位置限定符，如术语“前”、“后”、“上”、“下”、“左”、“右”等，或相对位置限定符，如术语“在上面”、“在下面”、“上面的”、“下面的”等，或方向限定符时，例如“水平”、“垂直”等，参考图中所示的方向。
[0024]除非另有规定，否则表达式“大约”、“近似”、“基本上”和“在
…
数量级”表示在10％以内，最好在5％以内。
[0025]术语射频组件通常指示工作频率在3kHz至30GHz范围内的组件。
[0026]实施例提供了在半导体衬底上制造包括至少一个射频组件的设备的方法，该方法包括：
[0027]a)在衬底的上表面侧对衬底的第一厚度进行激光退火；
[0028]b)在衬底的上表面上形成绝缘层；以及
[0029]c)在绝缘层上形成所述至少一个射频组件。
[0030]根据一个实施例，衬底的电阻率大于3kΩ.
[0031]根据一个实施例，该方法包括：在步骤a)之前，在衬底的上表面侧形成氧化物层的步骤。
[0032]根据一个实施例，在步骤a)期间激光的功率在4J/cm2数量级。
[0033]根据一个实施例，衬底由硅或氮化镓制成。
[0034]根据一个实施例，激光的波长在300nm至700nm范围内。
[0035]根据一个实施例，在步骤a)期间，熔化衬底的第一厚度。
[0036]根据一个实施例，步骤a)之后是冷却衬底的步骤。
[0037]根据一个实施例，第一厚度在0.5μm到2μm的范围内(例如，为1μm的量级)。
[0038]图1是示出包括射频组件15的设备示例的横截面图。
[0039]图1所示的设备包括涂覆有钝化层13的半导体衬底11，钝化层13上被布置射频组件15。例如，钝化层13通过其下表面与半导体衬底11的上表面接触。例如，钝化层13在半导体衬底11的整个表面上连续延伸。在图1所示的示例中，该设备包括两个射频组件15。实际上，该设备可以包括任意数量的射频组件15，例如，单个射频组件15或两个以上的射频组件15。
[0040]衬底11例如对应于半导体晶片或半导体晶片的一片。衬底11例如由硅或氮化镓
(GaN)制成。例如，衬底11是高电阻率的材料，例如，电阻率大于3kΩ的材料。衬底11例如由高电阻率硅制成。衬底11可以是固体半导体衬底，例如，固体高电阻率硅衬底或SOI(绝缘体上的半导体)类型的衬底，例如，由绝缘体上高电阻率硅制成的衬底。
[0041]钝化层13是电绝缘层。钝化层13例如是由二氧化硅制成的。
[0042]实际上，由于射频组件15的高工作频率，感应电流可能出现在衬底11的上部分17中，称为寄生表面传导(PSC)区域。这些感应电流可能会干扰射频组件15的正常工作，并降低其性能。
[0043]根据一个实施例，提供了在衬底11的上部中形成陷阱富集(trap
‑
rich)层。实际上，陷阱的存在能够降低电子和空穴的迁移率，从而能够减少感应电流，这导致射频组件的性能下降。
[0044]已经提供了由各种技术，特别是由激光纹理、化学蚀刻、电子辐照、纳米腔的形成、热应力或机械纹理，在半导体衬底中形成陷阱富集的表面层。为了增加陷阱密度，可以例如组合多个这些技术。希望能够有一种更易于实现的替代技术，以在用于支持射频组件的半导体衬底中形成陷阱富集的表面层。
[0045]在下文描述的实施例中，提供了通过使用激光退火技术来产生陷阱富集层。该技术目前用于激活或传播半导体层中的掺杂剂，在本实施例中以不寻常的方式被有意地用于在半导体层中产生缺陷。
[0046]图2至图6是示出根据一个实施例，制造包括射频组件的设备的方法本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子设备，其特征在于，包括：半导体衬底，包括：第一层；在所述第一层上的第二层，所述第二层为包括多个空穴的结晶层；以及在所述第二层上的第三层，所述第三层为包括多个电荷载流子陷阱的非晶态氧化层。2.根据权利要求1所述的电子设备，其特征在于，还包括在所述半导体衬底的所述第三层上的绝缘层。3.根据权利要求2所述的电子设备，其特征在于，还包括在所述绝...

【专利技术属性】
技术研发人员：P，
申请(专利权)人：意法半导体图尔公司，
类型：新型
国别省市：