用于多芯片模块和系统级封装的过压保护技术方案

本公开涉及用于多芯片模块和系统级封装的过压保护。在一个实施方案中，一种装置包括封装，所述封装包围至少第一集成电路小片和第二集成电路小片。所述第一集成电路小片附接至所述封装并且包括一个或多个电气过应力/静电放电(EOS/ESD)保护电路。所述第二集成电路小片附接至所述封装，并且电连接至所述第一集成电路小片，以使得所述第二集成电路小片中的至少一个部件由所述第一集成电路小片保护以免发生EOS/ESD。

【技术实现步骤摘要】
用于多芯片模块和系统级封装的过压保护
本专利技术的实施方案涉及电子系统，并且更具体地说，涉及对集成电路封装中的集成电路的过压保护。
技术介绍
某些电子系统可能遭遇瞬态电气事件、或具有快速变化的电压和高功率的持续时间相对短的电气信号。瞬态电气事件可以包括(例如)由电荷从物体或人突然释放到电子系统所引起的电气过应力/静电放电(EOS/ESD)事件。瞬态电气事件可能因集成电路(IC)的相对小的区域上的过压状况和/或高功率耗散水平而损坏电子系统的IC。高功率耗散可以增加IC温度，并且ESD可能引起许多其它问题，如栅氧化物穿透、结点损坏、金属损坏以及表面电荷累积。此外，瞬态电气事件可以包括闩锁(换句话说，意外产生低阻抗路径)，从而中断IC运作并且可能引起对IC的永久损坏。
技术实现思路
为了对本公开进行概述，已在本文中对本专利技术的某些方面、优点以及新颖特征进行描述。将理解，并非所有此类优点一定都可以根据在本文所公开的任何具体实施方案实现。因此，本文所公开的本专利技术可以通过以下方式实施或进行：实现或优化如本文中所教导的一个优点或若干优点，而不一定实现如本文中可能教导或提出的其它优点。根据一些实施方案，一种装置可以包括封装、第一集成电路小片（die）以及第二集成电路小片。所述封装可以包围至少所述第一集成电路小片和所述第二集成电路小片。所述第一集成电路小片可以附接至所述封装，并且所述第一集成电路小片可以包括一个或多个电气过应力/静电放电(EOS/ESD)保护电路。所述第二集成电路小片可以附接至所述封装，并且所述第二集成电路小片可以电连接至所述第一集成电路小片，以使得所述第二集成电路小片中的至少一个部件可以由所述第一集成电路小片保护以免发生EOS/ESD。前述段落中的所述装置可以包括以下特征中的一个或多个的组合：所述第一集成电路小片进一步可以包括功能集成电路，并且所述第二集成电路小片进一步可以包括功能集成电路和其自己的一个或多个EOS/ESD保护电路。所述第一集成电路小片和所述第二集成电路小片的每个功能集成电路可以包括放大器、振荡器、混频器、滤波器、锁相环、调制器、解调器、编码器、解码器、信号处理器、均衡器、接收器、发射器、定时器、微处理器、存储器或转换器。第一集成电路小片进一步可以包括功能集成电路，并且第二集成电路小片进一步可以包括集成无源装置小片。第二集成电路小片可以通过接合导线来电连接至第一集成电路小片。第二集成电路小片的电源连接部被电连接至第一集成电路小片。第二集成电路小片的电源连接部可以通过接合导线来电连接至第一集成电路小片的电源连接部。第二集成电路小片的电源连接部可以通过一个或多个二极管或者一个或多个可控硅整流器来电连接至第一集成电路小片的电源连接部。第一集成电路小片的所述电源连接部被配置来在第一电压下进行操作，并且第二集成电路小片的所述电源连接部被配置来在不同于所述第一电压的第二电压下进行操作。所述一个或多个二极管可以被配置来在反向偏压模式下进行操作。在一些实施方案中，公开了一种提供保护以免发生电气过应力/静电放电(EOS/ESD)的方法。所述方法可以包括将至少第一集成电路小片和第二集成电路小片组装在共同封装内。第一集成电路小片可以包括一个或多个EOS/ESD保护电路。另外，所述方法可以包括通过第一集成电路小片的至少一个EOS/ESD保护电路来保护第二集成电路小片的至少一个部件。前述段落中的所述方法可以包括以下特征中的一个或多个的组合：所述第一集成电路小片进一步可以包括功能集成电路，并且所述第二集成电路小片进一步可以包括功能集成电路和其自己的一个或多个EOS/ESD保护电路。所述第一集成电路小片和所述第二集成电路小片的每个功能集成电路可以包括放大器、振荡器、混频器、滤波器、锁相环、调制器、解调器、编码器、解码器、信号处理器、均衡器、接收器、发射器、定时器、微处理器、存储器或转换器。第一集成电路小片进一步可以包括功能集成电路，并且第二集成电路小片进一步可以包括集成无源装置小片。第二集成电路小片可以通过接合导线来电连接至第一集成电路小片。第二集成电路小片的电源连接部被电连接至第一集成电路小片。第二集成电路小片的电源连接部可以通过接合导线来电连接至第一集成电路小片的电源连接部。第二集成电路小片的电源连接部可以通过一个或多个二极管或者一个或多个可控硅整流器来电连接至第一集成电路小片的电源连接部。第一集成电路小片的所述电源连接部被配置来在第一电压下进行操作，并且第二集成电路小片的所述电源连接部被配置来在不同于所述第一电压的第二电压下进行操作。所述一个或多个二极管可以被配置来在反向偏压模式下进行操作。附图说明图1是包括处于同一封装内的多个集成电路的实例集成电路组件的框图。图2是一个实例集成电路组件的示意性框图，其中一个集成电路由另一集成电路保护以免发生电气过应力/静电放电(EOS/ESD)事件。图3是另一实例集成电路组件的示意性框图，其中所述集成电路组件的一个集成电路由所述集成电路组件的另一集成电路保护以免发生EOS/ESD事件。图4是一个实例集成电路组件的示意性框图，其中所述集成电路组件的一个集成电路由所述集成电路组件的多于一个其它集成电路保护以免发生EOS/ESD事件。图5是另一实例集成电路组件的示意性框图，其中所述集成电路组件的一个集成电路由所述集成电路组件的多于一个其它集成电路保护以免发生EOS/ESD事件。图6示出包括集成电路封装的集成电路组件的一个实例的布局和电路图，其中所述集成电路组件的一个集成电路由所述集成电路组件的多于一个其它集成电路保护以免发生EOS/ESD事件。图7示出包括集成电路封装的集成电路组件的另一实例的布局和电路图，其中所述集成电路组件的一个集成电路由所述集成电路组件的多于一个其它集成电路保护以免发生EOS/ESD事件。图8是包括处于同一封装内的多个集成电路的实例集成电路组件的电路图，其中示出从所述封装的一个引脚到所述封装的另一引脚的ESD路径。图9是用于将集成电路小片置于封装内的过程的一个实施方案。具体实施方式以下对某些实施方案的详细描述呈现了对本专利技术的特定实施方案的各种描述。然而，本专利技术可以通过如权利要求书所界定并且涵盖的众多不同方式实施。在本说明书中，参照了附图，其中类似参考数字指示相同或功能上相似的元件。多个有源和无源集成电路(IC)小片可以被包括在用于封装或包围所述IC小片的IC封装或引线框架中以形成IC组件。本文所用术语“IC组件”包括IC封装和被封装在所述IC封装内的IC小片。IC封装可以使得不同IC小片能够集成为单一单元，如芯片上的系统，所述单一单元可以连接至其它部件。此外，IC封装可以针对多个IC小片提供支持，从而防止物理性损坏和腐蚀并且提供电触点以用于将IC组件联接至其它部件。IC封装的连接引脚可能遭遇如电气过应力/静电放电(EOS/ESD)事件的瞬态电气事件，所述瞬态电气事件可能损坏IC封装中的一个或多个IC小片。瞬态电气事件可为快速变化的高能信号或与由(例如)用户接触IC封装所引起的过压事件相关联。存在由各种机构（如联合电子设备工程协会(JointElectronicDeviceEngineeringCouncil；JEDEC)、国际电工委员会(Internat本文档来自技高网...

【技术保护点】
一种装置，其包括：封装，其包围至少第一集成电路小片和第二集成电路小片；附接至所述封装的所述第一集成电路小片，所述第一集成电路小片包括一个或多个电气过应力/静电放电(EOS/ESD)保护电路；以及附接至所述封装的所述第二集成电路小片，所述第二集成电路小片电连接至所述第一集成电路小片，以使得所述第二集成电路小片中的至少一个部件由所述第一集成电路小片保护以免发生EOS/ESD。

【技术特征摘要】
2012.09.11 US 13/610,5091.一种用于过压保护的装置，其包括：封装，其包围至少第一集成电路小片和第二集成电路小片；附接至所述封装的所述第一集成电路小片，所述第一集成电路小片包括功能集成电路和一个或多个电气过应力/静电放电保护电路；以及附接至所述封装的所述第二集成电路小片，所述第二集成电路小片电连接至所述第一集成电路小片，以使得所述第二集成电路小片中的至少一个部件由所述第一集成电路小片的所述一个或多个电气过应力/静电放电保护电路的至少一个保护以免发生电气过应力/静电放电，所述第二集成电路小片是不具有功能集成电路的集成无源装置小片。2.如权利要求1所述的装置：其中所述第二集成电路小片不包括它自己的一个或多个电气过应力/静电放电保护电路。3.如权利要求1所述的装置，其中所述第一集成电路小片的功能集成电路的至少一些的每个包括放大器、振荡器、混频器、滤波器、锁相环、调制器、解调器、编码器、解码器、信号处理器、均衡器、接收器、发射器、定时器、微处理器、存储器或转换器。4.如权利要求1所述的装置：其中所述第二集成电路小片通过所述第一集成电路小片的输入电连接到所述第一集成电路小片，使得所述第二集成电路小片连接到输入不改变所述第一集成电路小片的功能集成电路的功能。5.如权利要求1所述的装置，其中所述第二集成电路小片通过接合导线来电连接至所述第一集成电路小片。6.如权利要求1所述的装置，其中封装还包围第三集成电路小片；其中所述第三集成电路小片附接到所述封装，所述第三集成电路小片包括功能集成电路和一个或多个电气过应力/静电放电保护电路，所述第二集成电路小片电连接至所述第三集成电路小片，以使得所述第二集成电路小片中的至少一个部件由所述第三集成电路小片的所述一个或多个电气过应力/静电放电保护电路的至少一个保护以免发生电气过应力/静电放电，以及其中所述第三集成电路小片的电源连接部被电连接至所述第一集成电路小片。7.如权利要求6所述的装置，其中所述第三集成电路小片的电源连接部通过接合导线来电连接至所述第一集成电路小片的电源连接部。8.如权利要求6所述的装置，其中所述第三集成电路小片的电源连接部通过一个或多个二极管或者一个或多个可控硅整流器来电连接至所述第一集成电路小片的电源连接部。9.如权利要求8所述的装置，其中所述第一集成电路小片的所述电源连接部被配置来在第一电压处进行操作，并且所述第三集成电路小片的所述电源连接部被配置来在不同于所述第一电压的第二电压处进行操作。10.如权利要求9所述的装置，其中所述第三集成电路小片的所述电源连接部用一个或多个二极管电连接到...

【专利技术属性】
技术研发人员：S·帕萨萨拉希，C·埃尔库利，F·萨托斯，N·R·卡特，
申请(专利权)人：美国亚德诺半导体公司，
类型：发明
国别省市：美国;US