一种功率半导体制造技术

一种功率半导体，包括：衬底；形成在衬底中的第一导电区域，第一导电区域中形成有具有第一导电类型的源极区；形成在衬底一表面的栅氧化层，栅氧化层与源极区接触，其中，栅氧化层具有多种厚度，并且随着与第一导电区域之间距离的增大，栅氧化层的厚度呈现逐渐增大的趋势；形成在栅氧化层上的多晶硅层。相较于现有的功率半导体，该功率半导体更加平整，其工艺(记号对准、光刻及刻蚀等)难度得到有效降低，这样也就有助于提高功率半导体器件的性能以及芯片封装功能的可靠性。

【技术实现步骤摘要】
一种功率半导体
本专利技术涉及电力电子
，具体地说，涉及一种功率半导体。
技术介绍
功率半导体是电力电子技术及其应用装置的基础，是推动电力电子变换器发展的主要源泉。功率半导体处于现代电力电子变换器的心脏地位，它对装置的可靠性、成本和性能起着十分重要的作用。其中，普通晶闸管、门极关断晶闸管和绝缘栅双极型晶体管(IGBT)先后称为功率半导体器件的发展平台。(平面型)栅控型功率半导体器件(例如IGBT)的栅氧化层的的厚度对于栅电容的大小有着直接的影响，这也进而影响了整个功率半导体器件的阈值电压及开关特性。为了降低栅电容，现有技术通常是采用增加栅氧化层厚度的方式来实现。而如果同时考虑到阈值电压，那么就要求栅氧化层的厚度需要最优折中。然而，现有的功率半导体器件所采用的栅氧化层厚度的最优折中方式使得栅氧化层的表面不平整并且容易造成栅氧化层表面形貌不连续。
技术实现思路
为解决上述问题，本专利技术提供了一种功率半导体，其包括：衬底；形成在所述衬底中的第一导电区域，所述第一导电区域中形成有具有第一导电类型的源极区；形成在所述衬底一表面的栅氧化层，所述栅氧化层与所述源极区接触，其中，所述栅氧化层具有多种厚度，并且随着与所述第一导电区域之间距离的增大，所述栅氧化层的厚度呈现逐渐增大的趋势；形成在所述栅氧化层上的多晶硅层。根据本专利技术的一个实施例，所述栅氧化层最厚位置处的厚度是其最薄位置处的厚度的8倍以上。根据本专利技术的一个实施例，所述第一导电区域包括：形成在所述衬底中的增强型载流子层；形成在所述增强型载流子层中的具有第二导电类型的P-基层；形成在所述P-基层中的源极区和具有第二导电类型的欧姆接触区，其中，所述欧姆接触区位于所述第一导电区域的中间位置。根据本专利技术的一个实施例，所述欧姆接触区的厚度大于所述源极区的厚度。根据本专利技术的一个实施例，所述多晶硅层各位置处的厚度相等。根据本专利技术的一个实施例，随着与所述第一导电区域的距离的增大，所述栅氧化层的厚度线性增大。根据本专利技术的一个实施例，所述栅氧化层包括依次连接的多个层段，其中，所述多个层段中各个奇数层段为平层段，各个偶数层段为斜层段；或，所述多个层段中各个奇数层段为斜层段，各个偶数层段为平层段；其中，所述平层段为各个位置处的厚度保持不变的层段，所述斜层段为厚度线性增大的层段。根据本专利技术的一个实施例，所述栅氧化层包括依次连接的多个层段，其中，所述多个层段形成阶梯状结构，其中，距离所述第一导电区域的距离越大，层段的厚度越大。根据本专利技术的一个实施例，除去距离所述源极区最远的层段，其余层段的长度之和的二倍大于所述功率半导体的半元胞宽度。根据本专利技术的一个实施例，所述功率半导体还包括：形成在所述衬底另一表面的缓冲层；形成在所述缓冲层上的集电极区。根据本专利技术的一个实施例，所述功率半导体还包括形成在所述集电极区的短路点。本专利技术所提供的功率半导体中栅氧化层呈线性变化，因此其能够有效避免现有功率半导体所存在的器件表面高凸及不连续的缺陷。相较于现有的功率半导体，本专利技术所通过的功率半导体更加平整，其工艺(记号对准、光刻及刻蚀等)难度得到有效降低，这样也就有助于提高功率半导体器件的性能以及芯片封装功能的可靠性。本专利技术所提供的功率半导体的栅氧化层可以采用标准的光刻与刻蚀工艺来进行制作，无需针对阶梯栅结构额外开发特定的光刻与刻蚀工艺，因此能够节约工艺开发成本。同时，栅氧化层是采用多次分步光刻与刻蚀形成的比较平缓的结构，因此可以避免进行单次深刻蚀，这也就降低了工艺难度。本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。附图说明附图示出了本专利技术的各方面的各种实施例，并且它们与说明书一起用于解释本专利技术的原理。本
内的技术人员明白，附图所示的特定实施例仅是实例性的，并且它们无意限制本专利技术的范围。应该认识到，在某些示例中，被示出的一个元件也可以被设计为多个元件，或者多个元件也可以被设计为一个元件。在某些示例中，被示出为另一元件的内部部件的元件也可以被实现为该另一元件的外部部件，反之亦然。为了更加清楚、详细地本专利技术的示例性实施例以使本领域技术人员能够对本专利技术的各方面及其特征的优点理解得更加透彻，现对附图进行介绍，在附图中：图1是现有的功率半导体的结构示意图；图2是根据本专利技术一个实施例的功率半导体半元胞的结构示意图；图3是根据本专利技术一个实施例的功率半导体半元胞的结构示意图；图4是根据本专利技术一个实施例的功率半导体半元胞的结构示意图；图5是根据本专利技术一个实施例的功率半导体半元胞的结构示意图；图6是根据本专利技术一个实施例的功率半导体半元胞的结构示意图；图7是根据本专利技术一个实施例的功率半导体半元胞的结构示意图；图8和图9是根据本专利技术一个实施例的制作如图7所示的功率半导体的流程图。具体实施方式以下将结合附图及实施例来详细说明本专利技术的实施方式，借此对本专利技术如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本专利技术中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本专利技术的保护范围之内。同时，在以下说明中，出于解释的目的而阐述了许多具体细节，以提供对本专利技术实施例的彻底理解。然而，对本领域的技术人员来说显而易见的是，本专利技术可以不用这里的具体细节或者所描述的特定方式来实施。另外，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。如图1所示，对于现有的平面栅控型功率半导体器件而言，其栅氧化层采用了一个梯形的设计方案，通过在靠近沟道的位置处设置一层薄栅氧化层、在远离沟道的位置处设置一层厚栅氧化层，以实现降低栅电容、优化功率半导体器件开关特性的效果，同时还能够调节阈值电压特性。然而，如何设计薄、厚栅氧化层的比例(包长度、厚度的比例)，会直接影响栅电容的大小，进而影响开关特性与阈值电压特性的最优折中。并且，最为重要的是，现有的栅氧化层的设计方案，对器件表面的形貌影响很大，很容易造成器件表面的高凸以及不连续，从而影响器件表面的平整性。这不仅使得器件的工艺实现难度增大，还会影响器件性能以及芯片封装的可靠性。针对现有技术中存在的上述问题，本专利技术提供了一种新的功率半导体，该功率半导体的栅氧化层的厚度平缓变化，这样能够改善功率半导体表面的平整性，降低了栅氧化层的工艺难度，同时还能够提高芯片性能及封装可靠性。为了更加清楚的阐述本专利技术所提供的功率半导体的结构以及优点，以下分别结合不同的实施例来对本专利技术所提供的功率半导体进行进一步的说明，同时，由于本专利技术所提供的功率半导体的结构是对称的，因此为了方面描述，以下实施例中均以半元胞结构进行说明。实施例一：图2示出了本实施例所提供的功率半导体的半元胞的结构示意图。如图2所示，本实施例所提供的功率半导体优选地包括：衬底201、第一导电区域、栅氧化层202以及多晶硅层203。其中，本实施例中，第一导电区域形成在衬底201中，其包括：具有第一导电类型的增强型载流子层204、具有本文档来自技高网...

【技术保护点】
一种功率半导体，其特征在于，包括：衬底；形成在所述衬底中的第一导电区域，所述第一导电区域中形成有具有第一导电类型的源极区；形成在所述衬底一表面的栅氧化层，所述栅氧化层与所述源极区接触，其中，所述栅氧化层具有多种厚度，并且随着与所述第一导电区域之间距离的增大，所述栅氧化层的厚度呈现逐渐增大的趋势；形成在所述栅氧化层上的多晶硅层。

【技术特征摘要】
1.一种功率半导体，其特征在于，包括：衬底；形成在所述衬底中的第一导电区域，所述第一导电区域中形成有具有第一导电类型的源极区；形成在所述衬底一表面的栅氧化层，所述栅氧化层与所述源极区接触，其中，所述栅氧化层具有多种厚度，并且随着与所述第一导电区域之间距离的增大，所述栅氧化层的厚度呈现逐渐增大的趋势；形成在所述栅氧化层上的多晶硅层。2.如权利要求1所述的功率半导体，其特征在于，所述栅氧化层最厚位置处的厚度是其最薄位置处的厚度的8倍以上。3.如权利要求1或2所述的功率半导体，其特征在于，所述第一导电区域包括：形成在所述衬底中的增强型载流子层；形成在所述增强型载流子层中的具有第二导电类型的P-基层；形成在所述P-基层中的源极区和具有第二导电类型的欧姆接触区，其中，所述欧姆接触区位于所述第一导电区域的中间位置。4.如权利要求3所述的功率半导体，其特征在于，所述欧姆接触区的厚度大于所述源极区的厚度。5.如权利要求1～4中任一项所述的功率半导体，其特征在于，所述多晶硅层各位置处的厚度相等。6.如权利要求1～5中任一项所述的功率半导体，...

【专利技术属性】
技术研发人员：刘国友，覃荣震，朱利恒，罗海辉，黄建伟，戴小平，
申请(专利权)人：株洲中车时代电气股份有限公司，
类型：发明
国别省市：湖南,43