半导体装置及其制造方法制造方法及图纸

本发明专利技术公开了半导体装置及其制造方法。半导体装置包括：半导体衬底；在半导体衬底上的被沟槽隔离的第一鳍片和第二鳍片，第一鳍片至少包括具有第一导电类型的第一部分和具有第二导电类型的第二部分，第一部分和第二部分邻接，第二部分通过半导体衬底连通到第二鳍片；以及在第一部分和第二部分上的栅极结构，其中该栅极结构包括：至少在第一部分和第二部分的部分表面上的栅极绝缘物层，至少在第一部分之上的栅极绝缘物层的一部分上的栅极，以及在第二部分之上的栅极绝缘物层的一部分上的伪栅极；其中，伪栅极与栅极邻接，该伪栅极为绝缘层或未掺杂的半导体层。本发明专利技术可以减小栅极绝缘物层被击穿的可能性，提高器件的可靠性。

Semiconductor devices and their manufacturing methods

The invention discloses a semiconductor device and a manufacturing method. A semiconductor device includes a semiconductor substrate; on a semiconductor substrate by the first trench isolation fin and a second fin, the first fin includes at least a first portion having a first conductivity type and a second portion of the second conductive type, the first part and the second part the second part connected to second adjacent fins through the semiconductor substrate; and in the first part and the second part of the gate structure, wherein the gate insulation layer structure includes at least in part on the surface of the gate of the first part and the second part, at least in part on the first gate insulated gate layer on the part, and a part of the dummy gate insulation layer on the grid based on the second part among them, the gate and the gate; pseudo adjacent, the dummy gate insulating layer for semiconductor layer or undoped. The invention can reduce the possibility of the breakdown of the gate insulating layer and improve the reliability of the device.

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术涉及半导体
，特别涉及一种半导体装置及其制造方法。
技术介绍
随着MOSFET(MetalOxideSemiconductorFieldEffectTransistor，金属氧化物半导体场效应晶体管)器件的尺寸逐渐减小，短沟道效应成为一个关键问题。FINFET(FinFieldEffectTransistor，鳍片式场效应晶体管)器件对沟道电荷显示出比较好的栅极控制能力，从而可以进一步缩小CMOS器件的尺寸。LDMOS(LaterallyDiffusedMetalOxideSemiconductor，横向扩散金属氧化物半导体)器件在Soc(SystemonaChip，片上系统)中是非常重要的器件元件。
技术实现思路
本专利技术的专利技术人发现，在现有技术的LDMOS中，栅极氧化物的一部分和其上的金属栅极的一部分覆盖在STI(ShallowTrenchIsolation，浅沟槽隔离)区域上，该部分的栅极氧化物还位于金属栅极与漂移区之间，在工作时由于金属栅极与漂移区之间的电压差容易使得该部分栅极氧化物被击穿，从而限制了LDMOS(尤其对于LDNMOS)器件的源漏击穿性能。本专利技术一个实施例的目的之一是：提供一种半导体装置。本专利技术一个实施例的目的之一是：提供了一种半导体装置的制造方法。本专利技术可以减小栅极绝缘物层被击穿的可能性。根据本专利技术的第一方面，提供了一种半导体装置，包括：半导体衬底；位于所述半导体衬底上的被沟槽隔离的第一鳍片和第二鳍片，所述第一鳍片至少包括具有第一导电类型的第一部分和具有不同于所述第一导电类型的第二导电类型的第二部分，所述第一部分和所述第二部分邻接，所述第二部分通过所述半导体衬底连通到所述第二鳍片；以及在所述第一部分和所述第二部分上的栅极结构，其中所述栅极结构包括：至少位于所述第一部分和所述第二部分的部分表面上的栅极绝缘物层，至少位于所述第一部分之上的所述栅极绝缘物层的一部分上的栅极，以及位于所述第二部分之上的所述栅极绝缘物层的一部分上的伪栅极；其中，所述伪栅极与所述栅极邻接，所述伪栅极为绝缘层或未掺杂的半导体层。在一个实施例中，所述伪栅极的材料包括未掺杂的多晶硅或非晶硅。在一个实施例中，其中，所述伪栅极与所述第一部分之间的最接近的横向距离的范围为0至100nm。在一个实施例中，所述第一部分的上表面与所述第二部分的上表面齐平。在一个实施例中，所述半导体衬底包括互相邻接的具有第一导电类型的第一区域和具有第二导电类型的第二区域；其中，所述第一部分位于所述第一区域上，所述第二部分位于所述第二区域上，所述第二鳍片具有所述第二导电类型且位于所述第二区域上。在一个实施例中，所述第一鳍片还包括具有所述第一导电类型且位于所述第一区域上的第三部分，所述第三部分与所述第一部分邻接，所述第三部分的上表面低于所述第一部分的上表面；其中，所述栅极绝缘物层还位于所述第三部分的部分表面上；所述栅极还位于所述第三部分之上的所述栅极绝缘物层的部分表面上。在一个实施例中，所述半导体装置还包括：至少部分地填充所述沟槽的第一绝缘物层，其中，所述栅极结构的两端分别在所述第三部分上和所述第一绝缘物层上。在一个实施例中，所述栅极结构还包括：位于所述栅极和伪栅极的两侧、分别在所述第三部分和所述第一绝缘物层上的硬掩模层。在一个实施例中，所述半导体装置还包括：位于所述第三部分上的源极和位于所述第二鳍片上的漏极，其中所述硬掩模层的一部分位于所述源极与所述栅极之间，所述硬掩模层的一部分位于所述漏极与所述伪栅极之间。在一个实施例中，所述栅极包括：在所述栅极绝缘物层的一部分上的功函数调节层以及在所述功函数调节层上的导电材料层。在一个实施例中，所述第一导电类型为P型，所述第二导电类型为N型，所述功函数调节层为N型功函数调节层；或者，所述第一导电类型为N型，所述第二导电类型为P型，所述功函数调节层为P型功函数调节层。在一个实施例中，所述N型功函数调节层的材料包括钛铝合金；所述P型功函数调节层的材料包括氮化钛或氮化钽。在一个实施例中，所述半导体装置还包括：位于所述栅极结构周围的层间电介质层，其中所述层间电介质层覆盖所述源极和所述漏极。根据本专利技术的第二方面，提供了一种半导体装置的制造方法，包括：提供半导体结构，所述半导体结构包括：半导体衬底以及位于所述半导体衬底上的被沟槽隔离的第一鳍片和第二鳍片，所述第一鳍片至少包括具有第一导电类型的第一部分和具有不同于所述第一导电类型的第二导电类型的第二部分，所述第一部分和所述第二部分邻接，所述第二部分通过所述半导体衬底连通到所述第二鳍片；在所述第一部分和所述第二部分上形成伪栅极结构，其中所述伪栅极结构包括：至少位于所述第一部分和所述第二部分的部分表面上的栅极绝缘物层，位于所述栅极绝缘物层上的伪栅极，以及位于所述伪栅极上的硬掩模层；其中所述伪栅极为绝缘层或未掺杂的半导体层；在形成所述伪栅极结构之后的半导体结构上形成层间电介质层；平坦化所述层间电介质层和所述硬掩模层以露出所述伪栅极；去除至少位于所述第一部分之上的所述伪栅极的部分以露出所述栅极绝缘物层的一部分，保留位于所述第二部分之上的所述伪栅极的部分；以及在被露出的所述栅极绝缘物层的一部分上形成栅极，其中所述栅极与所述伪栅极的被保留的部分邻接。在一个实施例中，所述伪栅极的材料包括未掺杂的多晶硅或非晶硅。在一个实施例中，其中，所述伪栅极的被保留的部分与所述第一部分之间的最接近的横向距离的范围为0至100nm。在一个实施例中，所述第一部分的上表面与所述第二部分的上表面齐平。在一个实施例中，所述半导体衬底包括互相邻接的具有第一导电类型的第一区域和具有第二导电类型的第二区域；其中，所述第一部分位于所述第一区域上，所述第二部分位于所述第二区域上，所述第二鳍片具有所述第二导电类型且位于所述第二区域上。在一个实施例中，所述第一鳍片还包括具有所述第一导电类型且位于所述第一区域上的第三部分，所述第三部分与所述第一部分邻接，所述第三部分的上表面低于所述第一部分的上表面；其中，在形成伪栅极结构的步骤中，所述栅极绝缘物层还形成在所述第三部分的部分表面上；所述伪栅极还形成在所述第三部分之上的所述栅极绝缘物层的部分表面上。在一个实施例中，所述半导体结构还包括至少部分地填充所述沟槽的第一绝缘物层；其中，在形成伪栅极结构的步骤中，所述伪栅极结构的两端分别在所述第三部分上和所述第一绝缘物层上。在一个实施例中，在去除至少位于所述第一部分之上的所述伪栅极的部分的步骤中，还去除了位于所述第三部分之上的伪栅极的部分。在一个实施例中，在去除至少位于所述第一部分之上的所述伪栅极的部分的步骤中，还去除了位于所述第二部分之上的伪栅极的一部分。在一个实施例中，去除至少位于所述第一部分之上的所述伪栅极的部分的步骤包括：在所述层间电介质层和所述伪栅极的一部分上形成图案化的第一掩模层，所述第一掩模层露出至少位于所述第一部分之上的所述伪栅极的部分；以所述第一掩模层作为掩模，去除被露出的所述伪栅极的所述部分；以及去除所述第一掩模层。在一个实施例中，所述伪栅极结构覆盖所述第三部分的一部分，在形成层间电介质层之前，所述方法还包括：在所述第三部分的未被所述伪栅极结构覆盖的部分上形成源极以及在所述第二鳍本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，包括：半导体衬底；位于所述半导体衬底上的被沟槽隔离的第一鳍片和第二鳍片，所述第一鳍片至少包括具有第一导电类型的第一部分和具有不同于所述第一导电类型的第二导电类型的第二部分，所述第一部分和所述第二部分邻接，所述第二部分通过所述半导体衬底连通到所述第二鳍片；以及在所述第一部分和所述第二部分上的栅极结构，其中所述栅极结构包括：至少位于所述第一部分和所述第二部分的部分表面上的栅极绝缘物层，至少位于所述第一部分之上的所述栅极绝缘物层的一部分上的栅极，以及位于所述第二部分之上的所述栅极绝缘物层的一部分上的伪栅极；其中，所述伪栅极与所述栅极邻接，所述伪栅极为绝缘层或未掺杂的半导体层。

【技术特征摘要】
1.一种半导体装置，其特征在于，包括：半导体衬底；位于所述半导体衬底上的被沟槽隔离的第一鳍片和第二鳍片，所述第一鳍片至少包括具有第一导电类型的第一部分和具有不同于所述第一导电类型的第二导电类型的第二部分，所述第一部分和所述第二部分邻接，所述第二部分通过所述半导体衬底连通到所述第二鳍片；以及在所述第一部分和所述第二部分上的栅极结构，其中所述栅极结构包括：至少位于所述第一部分和所述第二部分的部分表面上的栅极绝缘物层，至少位于所述第一部分之上的所述栅极绝缘物层的一部分上的栅极，以及位于所述第二部分之上的所述栅极绝缘物层的一部分上的伪栅极；其中，所述伪栅极与所述栅极邻接，所述伪栅极为绝缘层或未掺杂的半导体层。2.根据权利要求1所述半导体装置，其特征在于，所述伪栅极的材料包括未掺杂的多晶硅或非晶硅。3.根据权利要求1所述半导体装置，其特征在于，其中，所述伪栅极与所述第一部分之间的最接近的横向距离的范围为0至100nm。4.根据权利要求1所述半导体装置，其特征在于，所述第一部分的上表面与所述第二部分的上表面齐平。5.根据权利要求1所述半导体装置，其特征在于，所述半导体衬底包括互相邻接的具有第一导电类型的第一区域和具有第二导电类型的第二区域；其中，所述第一部分位于所述第一区域上，所述第二部分位于所述第二区域上，所述第二鳍片具有所述第二导电类型且位于所述第二区域上。6.根据权利要求5所述半导体装置，其特征在于，所述第一鳍片还包括具有所述第一导电类型且位于所述第一区域上的第三部分，所述第三部分与所述第一部分邻接，所述第三部分的上表面低于所述第一部分的上表面；其中，所述栅极绝缘物层还位于所述第三部分的部分表面上；所述栅极还位于所述第三部分之上的所述栅极绝缘物层的部分表面上。7.根据权利要求6所述半导体装置，其特征在于，还包括：至少部分地填充所述沟槽的第一绝缘物层，其中，所述栅极结构的两端分别在所述第三部分上和所述第一绝缘物层上。8.根据权利要求6所述半导体装置，其特征在于，所述栅极结构还包括：位于所述栅极和伪栅极的两侧、分别在所述第三部分和所述第一绝缘物层上的硬掩模层。9.根据权利要求8所述半导体装置，其特征在于，还包括：位于所述第三部分上的源极和位于所述第二鳍片上的漏极，其中所述硬掩模层的一部分位于所述源极与所述栅极之间，所述硬掩模层的一部分位于所述漏极与所述伪栅极之间。10.根据权利要求1所述半导体装置，其特征在于，所述栅极包括：在所述栅极绝缘物层的一部分上的功函数调节层以及在所述功函数调节层上的导电材料层。11.根据权利要求10所述半导体装置，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型，所述功函数调节层为N型功函数调节层；或者，所述第一导电类型为N型，所述第二导电类型为P型，所述功函数调节层为P型功函数调节层。12.根据权利要求11所述半导体装置，其特征在于，所述N型功函数调节层的材料包括钛铝合金；所述P型功函数调节层的材料包括氮化钛或氮化钽。13.根据权利要求9所述半导体装置，其特征在于，还包括：位于所述栅极结构周围的层间电介质层，其中所述层间电介质层覆盖所述源极和所述漏极。14.一种半导体装置的制造方法，其特征在于，包括：提供半导体结构，所述半导体结构包括：半导体衬底以及位于所述半导体衬底上的被沟槽隔离的第一鳍片和第二鳍片，所述第一鳍片至少包括具有第一导电类型的第一部分和具有不同于所述第一导电类型的第二导电类型的第二部分，所述第一部分和所述第二部分邻接，所述第二部分通过所述半导体衬底连通到所述第二鳍片；在所述第一部分和所述第二部分上形成伪栅极结构，其中所述伪栅极结构包括：至少位于所述第一部分和所述第二部分的部分表面上的栅极绝缘物层，位于所述栅极绝缘物层上的伪栅极，以及位于所述伪栅极上的硬掩模层；其中所述伪栅极为绝缘层或未掺杂的半导体层；在...

【专利技术属性】
技术研发人员：周飞，洪中山，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：北京,11