半导体结构及其制造方法技术

一种半导体结构及其制造方法，所述方法包括：提供包括第一区域和第二区域的基底；在基底上形成层间介质层；在第一区域的层间介质层中形成露出基底的第一开口，在第二区域的层间介质层中形成露出基底的第二开口；在第一开口底部和侧壁以及第二开口底部和侧壁上形成栅介质层；在第二区域的栅介质层上形成第二功函数层；将部分厚度的第二功函数层转化为阻挡层；在第一区域的栅介质层和第二区域的阻挡层上形成第一功函数层；形成填充第一开口和第二开口的金属层。本发明专利技术将部分厚度的第二功函数层转化为阻挡层，所述阻挡层可以避免第一功函数层中的金属离子扩散进第二功函数层中，且未引入额外的膜层，从而避免对第二功函数层的性能造成不良影响。

Semiconductor structure and manufacturing method thereof

A semiconductor structure and manufacturing method thereof, the method includes providing a substrate including a first region and a second region; forming an interlayer dielectric layer on a substrate; first opening exposing the substrate is formed on the first region of the interlayer dielectric layer, exposing the substrate second opening is formed in the second region of the interlayer dielectric layer; a gate dielectric layer is formed in the first opening of the bottom and the side wall and the second opening at the bottom and the side wall; the formation of second function layer on the gate dielectric layer in the second area; the second layer function into a portion of the thickness of the barrier layer; in the first region of the gate dielectric layer and the second region of the barrier forming the first work function layer; the formation of filler metal layer of the first opening and the second opening of the. The second function layer into a portion of the thickness of the barrier layer, the barrier layer can prevent metal ions in the diffusion layer of the first function into second function layer, without introducing additional film, so as to avoid the performance of the work function of second layer adverse effects.

【技术实现步骤摘要】
半导体结构及其制造方法
本专利技术涉及半导体领域，尤其涉及一种半导体结构及其制造方法。
技术介绍
集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOS晶体管)。随着集成电路制作技术的不断发展，半导体器件技术节点不断减小，半导体器件的几何尺寸遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时，各种因为半导体器件的物理极限所带来的二级效应相继出现，半导体器件的特征尺寸按比例缩小变得越来越困难。其中，在半导体制作领域，最具挑战性的是如何解决半导体器件漏电流大的问题。半导体器件的漏电流大，主要是由传统栅介质层厚度不断减小所引起的。当前提出的解决方法是，采用高k栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了半导体器件的漏电流。尽管高k金属栅极的引入能够在一定程度上改善半导体器件的电学性能，但是现有技术形成的半导体器件的电学性能仍有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其制造方法，优化半导体器件的电学性能。为解决上述问题，本专利技术提供一种半导体结构的制造方法，包括：提供基底，所述基底包括第一区域和第二区域，所述第一区域和第二区域用于形成不同类型的晶体管；在所述基底上形成层间介质层；在所述第一区域的层间介质层中形成露出基底的第一开口，在所述第二区域的层间介质层中形成露出基底的第二开口；在所述第一开口底部和侧壁以及第二开口底部和侧壁上形成栅介质层；在所述第二区域的栅介质层上形成第二功函数层；对所述第二功函数层进行表面处理，将部分厚度的第二功函数层转化为阻挡层；在所述第一区域的栅介质层和第二区域的阻挡层上形成第一功函数层；形成填充所述第一开口和第二开口的金属层；所述第一开口内的栅介质层、第一功函数层和金属层用于构成第一栅极结构，所述第二开口内的栅介质层、第二功函数层、阻挡层、第一功函数层和金属层用于构成第二栅极结构。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术通过将部分厚度的第二功函数层转化为阻挡层，后续形成第一功函数层时，所述阻挡层可以避免所述第一功函数层中的金属离子扩散进所述第二功函数层中；此外，所述阻挡层由所述第二功函数层转化而成，未引入额外的膜层，因此可以避免因引入额外膜层而导致第二开口纵宽比增加的问题，从而可以减小向所述第二开口内填充金属层的工艺难度，避免所述第二开口内的金属层因第二开口的纵宽比增加而出现空洞，且所述阻挡层的材料可以作为第二功函数层的材料，具有较好的工艺兼容性，可以避免对所述第二功函数层的性能造成不良影响，进而可以优化半导体器件的电学性能。可选方案中，形成所述阻挡层后，可以去除所述预备层，因此可以避免因引入所述预备层而对半导体器件的电学性能产生不良影响。可选方案中，形成阻挡层的步骤中，所述无定形硅膜还用于作为图形化所述图形材料层的刻蚀停止层，用于避免在图形化所述图形材料层的刻蚀工艺中所述第一区域的栅介质层受到刻蚀损耗。附图说明图1至图5是现有技术半导体结构的制造方法一实施例中各步骤对应结构示意图；图6至图16是本专利技术半导体结构的制造方法一实施例中各步骤对应结构示意图；图17是本专利技术半导体结构一实施例的结构示意图。具体实施方式由
技术介绍
可知，现有技术形成的半导体器件的电学性能有待提高。经研究发现，为了同时满足MOS晶体管中NMOS晶体管和PMOS晶体管改善阈值电压(ThresholdVoltage)的要求，通常采用不同的金属材料作为NMOS晶体管和PMOS晶体管的金属栅极结构中的功函数(WF，WorkFunction)层材料，使得NMOS晶体管和PMOS晶体管具有不同的阈值电压，其中，NMOS晶体管的金属栅极结构中具有N型功函数层，PMOS晶体管的金属栅极结构中具有P型功函数层。本实施例中，以先形成PMOS晶体管的功函数层后形成NMOS晶体管的功函数层为例进行说明。结合参考图1至图5，示出了现有技术半导体结构的制造方法一实施例中各步骤对应结构示意图。参考图1，提供基底100，所述基底100包括NMOS区域I和PMOS区域II，所述基底100上形成有层间介质层130，且位于NMOS区域I的层间介质层130内具有第一开口200，所述第一开口200暴露出NMOS区域I部分基底100，位于PMOS区域II的层间介质层130内具有第二开口210，所述第二开口210暴露出PMOS区域II部分基底100；形成覆盖所述第一开口200底部和侧壁、第二开口210底部和侧壁、以及层间介质层130顶部的栅介质层(图未示)。参考图2，在所述PMOS区域II的栅介质层(图未示)上形成P型功函数层124，并在所述P型功函数层124上形成阻挡层125。具体地，形成所述P型功函数层124和阻挡层125的步骤包括：形成覆盖所述栅介质层的P型功函数膜；形成覆盖所述P型功函数膜的阻挡膜；形成覆盖所述阻挡膜的抗反射膜(图未示)；在所述抗反射膜表面形成图形层(图未示)，所述图形层暴露出所述NMOS区域I的抗反射膜；以所述图形层为掩膜，刻蚀去除所述NMOS区域I的抗反射膜，直至露出所述NMOS区域I的阻挡膜，形成图形化的抗反射层(图未示)；以所述图形层和抗反射层为掩膜，刻蚀去除所述NMOS区域I的阻挡膜和P型功函数膜，刻蚀后位于所述PMOS区域II的P型功函数膜为P型功函数层124，刻蚀后位于所述PMOS区域II的阻挡膜为阻挡层125。其中，所述阻挡膜用于作为去除所述NMOS区域I的抗反射膜时的刻蚀停止层，避免所述刻蚀工艺对所述NMOS区域I的栅介质层造成损伤。参考图3，在所述NMOS区域I的栅介质层(图未示)和PMOS区域II的阻挡层125上形成N型功函数层115。所述阻挡层125可以防止所述N型功函数层115中的金属离子扩散进所述P型功函数层124内。参考图4，形成填充所述第一开口200(如图3所示)和第二开口210(如图3所示)的金属层220。参考图5，去除高于所述层间介质层130顶部的金属层220(如图4所示)，在第一开口200(如图3所示)内形成第一金属层116，在第二开口210(如图3所示)内形成第二金属层126。具体地，去除高于所述层间介质层130的金属层220的步骤中，还去除高于所述层间介质层130顶部的N型功函数层115、阻挡层125和P型功函数层124；所述NMOS区域I的栅介质层(图未示)、N型功函数层115和第一金属层116用于构成N型栅极结构119，所述PMOS区域II的栅介质层(图未示)、P型功函数层124、阻挡层125、N型功函数层115和第二金属层126用于构成P型栅极结构129。但是，为了保证所述阻挡层125防止金属离子扩散的能力，所述阻挡层125的厚度较厚。因此，所述阻挡层125使得所述第二开口210(如图3所示)的纵宽比增加，向所述第二开口210内填充金属层220(如图4所示)的工艺难度增加，从而使得所述第二开口210内的金属层220中容易出现空洞，且过厚的阻挡层125还容易导致所述P型功函数层124的性能变差，进而造成形成的半导体器件的电学性能低下。为了解决所述技术问题，本专利技术提供一种半导体结构的制造方法，包括：本文档来自技高网...

【技术保护点】
一种半导体结构的制造方法，其特征在于，包括：提供基底，所述基底包括第一区域和第二区域，所述第一区域和第二区域用于形成不同类型的晶体管；在所述基底上形成层间介质层；在所述第一区域的层间介质层中形成露出基底的第一开口，在所述第二区域的层间介质层中形成露出基底的第二开口；在所述第一开口底部和侧壁以及第二开口底部和侧壁上形成栅介质层；在所述第二区域的栅介质层上形成第二功函数层；对所述第二功函数层进行表面处理，将部分厚度的第二功函数层转化为阻挡层；在所述第一区域的栅介质层和第二区域的阻挡层上形成第一功函数层；形成填充所述第一开口和第二开口的金属层；所述第一开口内的栅介质层、第一功函数层和金属层用于构成第一栅极结构，所述第二开口内的栅介质层、第二功函数层、阻挡层、第一功函数层和金属层用于构成第二栅极结构。

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，包括：提供基底，所述基底包括第一区域和第二区域，所述第一区域和第二区域用于形成不同类型的晶体管；在所述基底上形成层间介质层；在所述第一区域的层间介质层中形成露出基底的第一开口，在所述第二区域的层间介质层中形成露出基底的第二开口；在所述第一开口底部和侧壁以及第二开口底部和侧壁上形成栅介质层；在所述第二区域的栅介质层上形成第二功函数层；对所述第二功函数层进行表面处理，将部分厚度的第二功函数层转化为阻挡层；在所述第一区域的栅介质层和第二区域的阻挡层上形成第一功函数层；形成填充所述第一开口和第二开口的金属层；所述第一开口内的栅介质层、第一功函数层和金属层用于构成第一栅极结构，所述第二开口内的栅介质层、第二功函数层、阻挡层、第一功函数层和金属层用于构成第二栅极结构。2.如权利要求1所述的半导体结构的制造方法，其特征在于，形成第二功函层的步骤还包括：形成位于所述第二功函数层上的预备层；对所述第二功函数层进行表面处理，将部分厚度的第二功函数层转化为阻挡层的步骤包括：对所述基底进行退火处理，使所述第二功函数层与所述预备层进行反应，将部分厚度的第二功函数层转化为阻挡层；形成所述阻挡层后，去除未反应的预备层。3.如权利要求2所述的半导体结构的制造方法，其特征在于，在所述第二区域的栅介质层上形成第二功函数层的步骤包括：形成覆盖所述第一区域和第二区域栅介质层的第二功函数膜；形成保形覆盖所述第二功函数膜表面的无定形硅膜；在所述无定形硅膜上形成填充所述第一开口和第二开口的图形材料层；以所述无定型硅膜作为停止层，刻蚀去除所述第一区域的图形材料层，形成图形层；以所述图形层为刻蚀掩膜，去除位于所述第一区域的无定形硅膜和第二功函数膜，刻蚀后位于第二区域的第二功函数膜为第二功函数层，刻蚀后位于第二区域的剩余无定形硅膜为所述预备层。4.如权利要求3所述的半导体结构的制造方法，其特征在于，所述无定形硅膜的厚度为至5.如权利要求1所述的半导体结构的制造方法，其特征在于，所述阻挡层的厚度为至6.如权利要求2所述的半导体结构的制造方法，其特征在于，所述退火处理为激光退火、尖峰退火或快速热退火工艺。7.如权利要求6所述的半导体结构的制造方法，其特征在于，所述退火工艺为尖峰退火工艺；所述尖峰退火工艺的工艺参数包括：退火温度为850℃至1050℃，压强为一个标准大气压。8.如权利要求2所述的半导体结构的制造方法，其特征在于，所述预备层为无定形硅层，去除未反应的预备层的步骤包括：通过湿法刻蚀工艺去除未反应的无定形硅层。9.如权利要求8所述的半导体结构的制造方法，其特征在于，所述湿法刻蚀工艺所采用刻蚀溶液为氨水，氨水的体积浓度为5:1至20:1，工艺温度为20℃至60℃，工艺时间为100秒至500秒。10.如权利要求1所述的半导体结构的制造方法，其特征在于，所述第一区域为NMOS区域，所述第一功函数层的材料为N型功函数材料；所述第二区域为PMOS区域，所述第二功函数层的材料为P型功函数材料。11.如权利要求1所述的半导体结构的制造方法，其特征在...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31