半导体装置制造方法及图纸

本发明专利技术提供能够提高导通电流的半导体装置。半导体装置具有：第一电极；第一电极上的第一绝缘层；第一绝缘层上的第二电极；第二电极上的第二绝缘层；被设置在第一绝缘层、第二电极以及第二绝缘层，到达第一电极的第一开口部；被配置在第一开口部的内部，与第一电极以及第二电极连接的第一氧化物半导体层；与第一氧化物半导体层对置的第一栅极电极；以及第一氧化物半导体层与第一栅极电极之间的第一栅极绝缘层。

Semiconductor device

The present invention provides a semiconductor device that improves the turn-on current. The semiconductor device includes a first electrode; a first insulating layer on the first electrode; a first insulating layer on the second electrode; a second electrode second is disposed on the first insulating layer; an insulating layer, a second electrode and a second insulating layer to the first opening of the first electrode is disposed in the interior; the first opening portion, a first oxide the semiconductor layer is connected with the first electrode and the second electrode; and a first gate electrode of the first oxide semiconductor layer opposite; and a first gate oxide semiconductor layer between the first and the first gate electrode insulating layer.

【技术实现步骤摘要】
半导体装置
本专利技术涉及半导体装置，所公开的一实施方式涉及半导体装置的构造以及布局形状。
技术介绍
近年，在显示装置、个人计算机等的驱动电路中作为微细的开关元件而使用晶体管、二极管等半导体装置。特别是，在显示装置中，半导体装置不仅被使用于用来供应与各像素的灰度相应的电压或电流的选择晶体管，还被使用于用来选择要供应电压或电流的像素的驱动电路。半导体装置根据其用途而所要求的特性不同。例如，作为选择晶体管来使用的半导体装置被要求截止电流低、半导体装置间的特性偏差小。此外，作为驱动电路来使用的半导体装置被要求高导通电流。在上述那样的显示装置中，以往开发了将非晶硅、低温多晶硅、单晶硅用于沟道的半导体装置。将非晶硅用于沟道的半导体装置能够以更单纯的构造且400℃以下的工序来形成，所以能够使用例如被称为第八代(2160×2460mm)的大型的玻璃基板来形成。但是，将非晶硅用于沟道的半导体装置的移动度低，不能使用于驱动电路。此外，将低温多晶硅、单晶硅用于沟道的半导体装置与将非晶硅用于沟道的半导体装置相比移动度高，所以不仅能够使用于选择晶体管，还能够使用于驱动电路的半导体装置。但是，将低温多晶硅、单晶硅用于沟道的半导体装置的构造以及工序复杂。此外，需要以500℃以上的工序来形成半导体装置，所以不能使用上述那样的大型的玻璃基板来形成半导体装置。此外，将非晶硅、低温多晶硅、单晶硅用于沟道的半导体装置的截止电流都高，在将这些半导体装置用于选择晶体管的情况下，难以长时间保持所施加的电压。因此，最近，代替非晶硅、低温多晶硅、单晶硅而将氧化物半导体用于沟道的半导体装置正在开发(例如，日本特开2010-062229号公报)。已知将氧化物半导体用于沟道的半导体装置与将非晶硅用于沟道的半导体装置同样地能够以单纯的构造且400℃以下的工序来形成半导体装置，与将非晶硅用于沟道的半导体装置相比具有较高的移动度。此外，已知将氧化物半导体用于沟道的半导体装置的截止电流非常低。
技术实现思路
但是，若将氧化物半导体用于沟道的半导体装置与将低温多晶硅、单晶硅用于沟道的半导体装置相比，则移动度较低。从而，为了得到更高的导通电流，需要缩短半导体装置的L长度(沟道长度)。在日本特开2010-062229号公报所示的半导体装置中，为了缩短半导体装置的沟道长度，需要缩短源极-漏极间的距离。在此，源极-漏极间的距离通过光刻以及蚀刻的工序来决定。但是，在通过光刻进行构图的情况下，微细化受到曝光机的掩膜图案尺寸限制。特别是，在玻璃基板上通过光刻进行构图的情况下，掩膜图案的最小尺寸为2μm左右，半导体装置的沟道的缩短被该掩膜图案尺寸限制。此外，半导体装置的沟道长度通过光刻来决定，所以半导体装置的沟道长度受到光刻的工序中的基板面内偏差的影响。本专利技术鉴于上述实际情况，其目的在于提供能够提高导通电流的半导体装置。或其目的在于提供能够抑制沟道长度的基板面内偏差的半导体装置。本专利技术的一实施方式的半导体装置具有：第一电极；第一电极上的第一绝缘层；第一绝缘层上的第二电极；第二电极上的第二绝缘层；被设置在第一绝缘层、第二电极以及第二绝缘层，且到达第一电极的第一开口部；被配置在第一开口部的内部，且与第一电极以及第二电极连接的第一氧化物半导体层；与第一氧化物半导体层对置的第一栅极电极；以及在第一氧化物半导体层和第一栅极电极之间的第一栅极绝缘层。本专利技术的一实施方式的半导体装置具有：第一电极；第一电极上的具有第一侧壁的第一绝缘层；在第一绝缘层上，且具有第二侧壁的第二电极；第二电极上的第二绝缘层；被配置在第一侧壁上、第二侧壁上以及第二绝缘层的上表面，且与第一电极以及第二电极连接的第一氧化物半导体层；与第一氧化物半导体层对置的第一栅极电极；以及在第一氧化物半导体层和第一栅极电极之间的第一栅极绝缘层。附图说明图1是表示本专利技术的一实施方式所涉及的半导体装置的概要的俯视图；图2是表示本专利技术的一实施方式所涉及的半导体装置的概要的剖面图；图3是表示在本专利技术的一实施方式所涉及的半导体装置的制造方法中，形成下部电极的工序的俯视图；图4是表示在本专利技术的一实施方式所涉及的半导体装置的制造方法中，形成下部电极的工序的剖面图；图5是表示在本专利技术的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；图6是表示在本专利技术的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；图7是表示在本专利技术的一实施方式所涉及的半导体装置的制造方法中，在上部电极以及绝缘层中形成开口部的工序的俯视图；图8是表示在本专利技术的一实施方式所涉及的半导体装置的制造方法中，在上部电极以及绝缘层中形成开口部的工序的剖面图；图9是表示在本专利技术的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；图10是表示在本专利技术的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；图11是表示在本专利技术的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；图12是表示在本专利技术的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；图13是表示在本专利技术的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；图14是表示在本专利技术的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；图15是表示在本专利技术的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图；图16是表示在本专利技术的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的剖面图；图17是表示本专利技术的一实施方式所涉及的半导体装置的概要的俯视图；图18是表示本专利技术的一实施方式所涉及的半导体装置的概要的剖面图；图19是表示在本专利技术的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；图20是表示在本专利技术的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；图21是表示在本专利技术的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图；图22是表示在本专利技术的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的剖面图；图23是表示在本专利技术的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；图24是表示在本专利技术的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；图25是表示在本专利技术的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；图26是表示在本专利技术的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；图27是表示本专利技术的一实施方式所涉及的半导体装置的概要的俯视图；图28是表示本专利技术的一实施方式所涉及的半导体装置的概要的剖面图；图29是在本专利技术的一实施方式所涉及的半导体装置的制造方法中，形成下部电极以及背栅极的工序的俯视图；图30是在本专利技术的一实施方式所涉及的半导体装置的制造方法中，形成下部电极以及背栅极的工序的剖面图；图31是表示在本专利技术的一实施方式所涉及的半本文档来自技高网...

【技术保护点】
一种半导体装置，具有：第一电极；第一绝缘层，在所述第一电极上；第二电极，在所述第一绝缘层上；第二绝缘层，在所述第二电极上；第一开口部，被设置在所述第一绝缘层、所述第二电极以及所述第二绝缘层，到达所述第一电极；第一氧化物半导体层，被配置在所述第一开口部的内部，与所述第一电极以及所述第二电极连接；第一栅极电极，与所述第一氧化物半导体层对置；以及第一栅极绝缘层，在所述第一氧化物半导体层与所述第一栅极电极之间。

【技术特征摘要】
2016.03.18 JP 2016-054739;2016.03.18 JP 2016-054741.一种半导体装置，具有：第一电极；第一绝缘层，在所述第一电极上；第二电极，在所述第一绝缘层上；第二绝缘层，在所述第二电极上；第一开口部，被设置在所述第一绝缘层、所述第二电极以及所述第二绝缘层，到达所述第一电极；第一氧化物半导体层，被配置在所述第一开口部的内部，与所述第一电极以及所述第二电极连接；第一栅极电极，与所述第一氧化物半导体层对置；以及第一栅极绝缘层，在所述第一氧化物半导体层与所述第一栅极电极之间。2.如权利要求1所述的半导体装置，所述第一氧化物半导体层被配置在所述第一绝缘层的侧壁上，与所述第二电极的侧壁相接。3.如权利要求2所述的半导体装置，所述第一氧化物半导体层被配置在所述第二绝缘层的上表面。4.如权利要求3所述的半导体装置，所述第一电极是以所述第一氧化物半导体层为沟道的晶体管的源极电极以及漏极电极中的一方，所述第二电极是所述源极电极以及漏极电极中的另一方。5.如权利要求4所述的半导体装置，还具有：第一布线，经由被设置在所述第一绝缘层以及所述第二绝缘层的第二开口部与所述第一电极连接；以及第二布线，经由被设置在所述第二绝缘层的第三开口部与所述第二电极连接。6.如权利要求5所述的半导体装置，所述第一布线以及所述第二布线与所述第一栅极电极是同一层。7.如权利要求6所述的半导体装置，所述第二电极的上表面由所述第二绝缘层覆盖。8.如权利要求6所述的半导体装置，所述第二电极的上表面的一部分从所述第二绝缘层露出。9.如权利要求1所述的半导体装置，还具有：第三电极，与所述第一电极是同一层；第四电极，在俯视时从所述第三电极隔离地配置，且与所述第二电极是同一层；第二氧化物半导体层，被配置在所述第三电极与所述第四电极之间，且与所述第一氧化物半导体层是同一层；第二栅极电极，与所述第二氧化物半导体层对置；以及第二栅极绝缘层，在所述第二氧化物半导体层与所述第二栅极电极之间。10.如权利要求9所述的半导体装置，所述第三电极与所述第四电极之间的所述第二氧化物半导体层的长度，比所述第一电极与所述第二电极之间的所述第一氧化物半导体层的长度更长。11.如权利要求10所述的半导体装置，还具有：第三栅极电极，在所述第二氧化物半导体层与所述第二栅极...

【专利技术属性】
技术研发人员：佐佐木俊成，
申请(专利权)人：株式会社日本显示器，
类型：发明
国别省市：日本,JP