屏蔽栅沟槽MOSFET及其制造方法技术

本发明专利技术公开了一种屏蔽栅沟槽MOSFET，栅极沟槽包括顶部沟槽和底部沟槽，多晶硅栅形成于顶部沟槽的两侧，源极多晶硅位于栅极沟槽中间并纵向贯穿整个栅极沟槽，在各栅极结构之间的半导体衬底表面形成有沟道区以及在沟道区表面形成有源区；顶部沟槽的一侧的多晶硅栅连接到由正面金属层组成的栅极，另一侧的多晶硅栅和源区一起通过第二接触孔连接到源极，形成降低器件的栅漏电容的结构，通过第二接触孔减少栅极沟槽之间的间距并降低器件的导通电阻并形成导通电阻补偿结构。本发明专利技术还公开了一种屏蔽栅沟槽MOSFET的制造方法。本发明专利技术能减少栅漏电容，提高器件的开关速度，还能缩小单元器件的尺寸，提高集成度。

【技术实现步骤摘要】
屏蔽栅沟槽MOSFET及其制造方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种屏蔽栅(ShieldGateTrench，SGT)沟槽MOSFET；本专利技术还涉及一种屏蔽栅沟槽MOSFET的制造方法。
技术介绍
如图1A至图1I所示，是现有方法各步骤中的器件结构示意图；现有屏蔽栅沟槽MOSFET的制造方法包括如下步骤：步骤一、如图1A所示，提供一半导体衬底如硅衬底101，采用光刻工艺定义出栅极沟槽的形成区域，栅极沟槽包括多个。在光刻工艺之前包括在所述半导体衬底101表面形成硬质掩模层201的步骤，光刻工艺出所述栅极沟槽的形成区域之后对所述硬质掩模层201刻蚀形成所述栅极沟槽的形成区域被打开的所述硬质掩模层201的图形结构，之后去除光刻工艺中采用的光刻胶。步骤二、如图1A所示，对所述栅极沟槽的形成区域的所述半导体衬底101进行第一次刻蚀形成顶部沟槽202。所述第一次刻蚀时直接以所述硬质掩模层201的图形结构为掩模。步骤三、如图1B所示，采用各向同性刻蚀工艺对所述顶部沟槽202进行扩展，各向同性刻蚀工艺后，所述顶部沟槽202的宽度在光刻工艺定义的基础上增加了各向同性刻蚀形成的宽本文档来自技高网...

【技术保护点】
一种屏蔽栅沟槽MOSFET，其特征在于，栅极结构包括：形成于半导体衬底中的栅极沟槽，所述栅极沟槽包括顶部沟槽和底部沟槽，所述底部沟槽的宽度由光刻工艺定义，所述顶部沟槽的宽度在光刻工艺定义的基础上增加了各向同性刻蚀形成的宽度；在所述顶部沟槽两侧的各向同性刻蚀形成的区域中分别形成有栅介质层和多晶硅栅；所述顶部沟槽两侧的所述多晶硅栅所围区域和所述底部沟槽上下贯通并形成一贯通结构，在所述贯通结构的底部表面和侧面形成有源极介质层，源极多晶硅填充于形成有所述源极介质层的所述贯通结构中；屏蔽栅沟槽MOSFET包括多个所述栅极结构，在各所述栅极结构之间的所述半导体衬底表面形成有第二导电类型掺杂的沟道区以及在所...

【技术特征摘要】
1.一种屏蔽栅沟槽MOSFET，其特征在于，栅极结构包括：形成于半导体衬底中的栅极沟槽，所述栅极沟槽包括顶部沟槽和底部沟槽，所述底部沟槽的宽度由光刻工艺定义，所述顶部沟槽的宽度在光刻工艺定义的基础上增加了各向同性刻蚀形成的宽度；在所述顶部沟槽两侧的各向同性刻蚀形成的区域中分别形成有栅介质层和多晶硅栅；所述顶部沟槽两侧的所述多晶硅栅所围区域和所述底部沟槽上下贯通并形成一贯通结构，在所述贯通结构的底部表面和侧面形成有源极介质层，源极多晶硅填充于形成有所述源极介质层的所述贯通结构中；屏蔽栅沟槽MOSFET包括多个所述栅极结构，在各所述栅极结构之间的所述半导体衬底表面形成有第二导电类型掺杂的沟道区以及在所述沟道区表面形成有第一导电类型重掺杂的源区；所述沟道区底部为由第一导电类型掺杂的所述半导体衬底组成的漂移区，在所述漂移区的底部形成有第二导电类型重掺杂的漏区；各所述栅极结构中，所述顶部沟槽的第一侧的所述多晶硅栅通过第一接触孔连接到由正面金属层组成的栅极；所述顶部沟槽的第二侧的所述多晶硅栅和所述源区一起通过第二接触孔连接到由正面金属层组成的源极，所述第二接触孔还穿过所述源区和底部的所述沟道区连接；通过所述顶部沟槽的第二侧的所述多晶硅栅连接到所述源极形成降低器件的栅漏电容的结构，通过所述第二接触孔减少所述栅极沟槽之间的间距并降低器件的导通电阻，形成补偿由所述顶部沟槽的第二侧的所述多晶硅栅连接到所述源极时沟道数目减少对器件的导通电阻的影响的导通电阻补偿结构。2.如权利要求1所述的屏蔽栅沟槽MOSFET，其特征在于：所述顶部沟槽两侧的所述多晶硅栅所围区域的宽度和所述底部沟槽的宽度相同且都由同一光刻工艺定义。3.如权利要求1所述的屏蔽栅沟槽MOSFET，其特征在于：在所述半导体衬底表面形成有第一导电类型的第一外延层，所述栅极沟槽位于所述第一外延层中，所述漂移区由所述第一外延层组成。4.如权利要求1或3所述的屏蔽栅沟槽MOSFET，其特征在于：所述半导体衬底为硅衬底。5.如权利要求4所述的屏蔽栅沟槽MOSFET，其特征在于：所述栅介质层由氧化层组成；所述源极介质层由氧化层组成。6.如权利要求1所述的屏蔽栅沟槽MOSFET，其特征在于：所述导通电阻补偿结构还包括在所述栅极沟槽之间的间距缩小的条件下增加所述漂移区的掺杂浓度。7.如权利要求1所述的屏蔽栅沟槽MOSFET，其特征在于：所述源极多晶硅的顶部通过第三接触孔连接到所述源极；在所述漏区的背面和由背面金属层组成的漏极接触。8.如权利要求1所述的屏蔽栅沟槽MOSFET，其特征在于：所述屏蔽栅沟槽MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述屏蔽栅沟槽MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。9.一种屏蔽栅沟槽MOSFET的制造方法，其特征在于，包括如下步骤：步骤一、提供一半导体衬底，采用光刻工艺定义出栅极沟槽的形成区域，栅极沟槽包括多个；步骤二、对所述栅极沟槽的形成区域的所述半导体衬底进行第一次刻蚀形成顶部沟槽；步骤三、采用各向同性刻蚀工艺对所述顶部沟槽进行扩展，各向同性刻蚀工艺后，所述顶部沟槽的宽度在...

【专利技术属性】
技术研发人员：范让萱，缪进征，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31