SiGeC应力引入的直接带隙Ge沟道NMOS器件及其制备方法技术

本发明专利技术涉及一种SiGeC应力引入的直接带隙Ge沟道NMOS器件及其制备方法。该制备方法包括：选取单晶Si衬底；生长第一Ge层；生长第二Ge层；连续生长栅介质层和栅极层，刻蚀工艺选择性刻蚀所述栅介质层和所述栅极层形成栅极；在栅极表面形成栅极保护层；刻蚀所述第二Ge层在所述NMOS栅极位置处形成Ge台阶；采用外延工艺在所述第二Ge层表面生长Si0.24Ge0.73C0.03层；去除所述栅极保护层，利用离子注入工艺形成NMOS源漏极，最终形成NMOS器件。本发明专利技术将直接带隙Ge材料作为NMOS器件的沟道可以提升NMOS器件沟道载流子迁移率，提升电流驱动能力，使NMOS器件具有工作速度高、频率特性好的优点。同时，本发明专利技术所提出的直接带隙Ge沟道NMOS还具有单片光电集成的优势。

【技术实现步骤摘要】
SiGeC应力引入的直接带隙Ge沟道NMOS器件及其制备方法
本专利技术涉及集成电路
，特别涉及一种SiGeC应力引入的直接带隙Ge沟道NMOS器件及其制备方法。
技术介绍
集成电路(IC,IntegratedCircuit)出现后便以历史上前所未有的节奏飞速发展，如今集成电路已经成为电子信息产业的核心。工艺和技术的发展使集成电路的集成度越来越高，特征尺寸越来越小。一方面，集成电路的性能得到大幅的提升且降低了芯片的成本；另一方面，随着集成电路集成度的不断提高，特征尺寸不断缩小，出现了一系列材料、器件物理、器件结构和工艺技术等方面的问题。尤其是迁移率退化问题限制了器件性能的进一步提升，而传统体硅NMOS器件难以解决特征尺寸缩小带来的问题，面临着严峻的挑战。事实上，随着器件特征尺寸缩小到纳米尺度后，集成电路的发展速度已经减缓，并与“Moore定律”的预测发生了背离。集成电路如果继续沿着摩尔定律的预测发展下去，那么这些问题必须得到克服。迁移率的提升成为保持晶体管性能的关键因素之一。为解决迁移率问题对器件性能的限制，新沟道材料、新工艺技术和新集成方式不断涌现。其中应变硅技术作为一种迁移本文档来自技高网...

【技术保护点】
一种SiGeC应力引入的直接带隙Ge沟道NMOS器件的制备方法，其特征在于，包括：S101、选取厚度为2um、晶面为(001)的单晶Si衬底；S102、在275℃～325℃下在所述单晶Si衬底上外延生长厚度为30～50nm第一Ge层；S103、在500℃～600℃下，在所述第一Ge层上生长厚度为900～950nm的第二Ge层；S104、在750℃～850℃下，在H2气氛中退火10～15分钟；S105、在100℃的H2O2溶液中，浸入时间为10分钟，在所述第二Ge层表面形成GeO2钝化层；S106、采用H2O作为氧化剂，利用原子层淀积工艺生长厚度为3nm的HfO2材料作为栅介质层；S107、采用...

【技术特征摘要】
1.一种SiGeC应力引入的直接带隙Ge沟道NMOS器件的制备方法，其特征在于，包括：S101、选取厚度为2um、晶面为(001)的单晶Si衬底；S102、在275℃～325℃下在所述单晶Si衬底上外延生长厚度为30～50nm第一Ge层；S103、在500℃～600℃下，在所述第一Ge层上生长厚度为900～950nm的第二Ge层；S104、在750℃～850℃下，在H2气氛中退火10～15分钟；S105、在100℃的H2O2溶液中，浸入时间为10分钟，在所述第二Ge层表面形成GeO2钝化层；S106、采用H2O作为氧化剂，利用原子层淀积工艺生长厚度为3nm的HfO2材料作为栅介质层；S107、采用反应溅射系统工艺在所述栅介质层表面生长厚度为110nmTaN材料作为栅极层；S108、利用刻蚀工艺选择性刻蚀指定区域的所述TaN材料、所述HfO2材料及所述GeO2钝化层形成NMOS栅极；S109、在所述第二Ge层和所述NMOS栅极表面淀积厚度为10nm的SiO2材料；S110、利用CVD工艺在所述SiO2材料表面淀积厚度为20～30nm的Si3N4材料；S111、采用刻蚀工艺选择性刻蚀所述SiO2材料和所述Si3N4材料，保留所述NMOS栅极顶部及侧墙处的所述SiO2材料和所述Si3N4材料，在所述NMOS栅极表面形成栅极保护层；S112、在整个衬底表面涂抹光刻胶，利用光刻工艺曝光光刻胶，保留所述NMOS栅极表面的光刻胶；S113、在CF4和SF6气体环境中，利用感应耦合等离子体刻蚀工艺刻蚀整个衬底表面的所述第二Ge层，形成Ge台阶；S114、去除整个衬底表面光刻胶；S115、在500℃～600℃下，以硅烷、锗烷为气源，在所述Ge台阶周围淀积生长厚度为20nm的Si0.24Ge0.73C0.03材料；其中，淀积工艺参数中SiH4体积流量为2mL/min、GeH4体积流量为4mL/min、C2H4体积流量为0.1mL/min，生长时间为1小时；S116、在所述Si0.24Ge0.73C0.03材料表面异于所述NMOS栅极位置处利用离子注入工艺注入AsH3离子形成NMOS源漏区；S117、利用湿法刻蚀工艺去除所述NMOS栅极顶部及侧墙处的所述SiO2材料和所述Si3N4材料；S118、利用CVD工艺在所述NMOS源漏区表面淀积厚度为20～30nm的BPSG以形成介质层；S119、采用硝酸和氢氟酸刻蚀所述介质层形成NMOS源漏接触孔；S120、利用电子束蒸发工艺淀积厚度为10～20nm金属W，形成NMOS源漏接触；S121、利用选择性刻蚀工艺刻蚀掉指定区域的金属W，形成源漏区电极，最终形成所述SiGeC应力引入的直接带隙Ge沟道NMOS器件。2.一种SiGeC应力引入的直接带隙Ge沟道NMOS器件，其特征在于，包括：单晶Si衬底层、第一Ge层、第二Ge层及Si0.24Ge0.73C0.03层、GeO2钝化层、HfO2栅介质层、TaN栅极层；其中，所述SiGeC应力引入的直接带隙Ge沟道NMOS器件由权利要求1所述的方法制备形成。3.一种SiGeC应力引入的直...

【专利技术属性】
技术研发人员：吴翼飞，宋建军，宣荣喜，蒋道福，胡辉勇，张鹤鸣，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61