一种半导体器件及其制作方法技术

本发明专利技术提供一种半导体器件的制作方法，所述方法包括:提供半导体衬底；在所述半导体衬底上形成低k介电层和位于所述低k介电层中的铜互连结构；在所述铜互连结构和所述低k介电层的表面沉积双嵌段共聚物材料层；对所述双嵌段共聚物材料层进行自组装处理，以形成彼此间隔设置的第一单体和第二单体；去除所述第一单体，以在所述第二单体之间形成多个开口；以所述第二单体为掩膜，部分蚀刻所述铜互连结构，以在所述铜互连结构的表面形成多个凹槽；去除所述第二单体；在所述铜互连结构和所述低k介电层的表面上沉积形成无定形硅层；执行热处理，以在所述铜互连结构的表面形成铜硅覆盖层；氮化处理所述铜硅覆盖层，以形成铜硅氮覆盖层。

【技术实现步骤摘要】
一种半导体器件及其制作方法
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制作方法。
技术介绍
随着集成电路的发展，特征尺寸不断减小，金属导线通入的电流密度急剧上升；同时，芯片集成度的提高导致单位面积功耗增大，因此，金属连线的可靠性一直是IC设计和制造所关心的重要问题。金属导线中，沿电场反方向运动的电子与金属离子进行动量交换，导致金属离子产生由扩散主导的质量运输，这种现象被称为电迁移。在半导体器件的互连结构中电迁移是重要的金属失效机理。电迁移引起的失效有两种，分别是互连线开路和短路。随着Cu离子的电迁移，在阴极附近会发生原子损耗，局部张力逐渐增大，达到临界值以后，就会形成空洞，从而导致电阻的增大，最终导致互连线开路。而在阳极原子积聚区，局部压力不断增大，使得在该区域可能有金属凸出，如果凸出的金属和与它邻近的金属互连接触，就会导致互连线短路。电迁移可以有多条扩散路径，如表面、界面、晶界扩散、晶格扩散。近年来的研究表明，电迁移主要是由Cu/介质覆盖层界面和Cu/阻挡层界面处的扩散引起的，而Cu/介质覆盖层界面为电迁移最主要的扩散路径，因此，Cu/介质覆盖层界面对于控制相应电本文档来自技高网...

【技术保护点】
一种半导体器件的制作方法，其特征在于，包括以下步骤：提供半导体衬底；在所述半导体衬底上形成低k介电层和位于所述低k介电层中的铜互连结构；在所述铜互连结构和所述低k介电层的表面沉积双嵌段共聚物材料层；对所述双嵌段共聚物材料层进行自组装处理，以形成彼此间隔设置的第一单体和第二单体；去除所述第一单体，以在所述第二单体之间形成多个开口；以所述第二单体为掩膜，部分蚀刻所述铜互连结构，以在所述铜互连结构的表面形成多个凹槽；去除所述第二单体；在所述铜互连结构和所述低k介电层的表面上沉积形成无定形硅层；执行热处理，以在所述铜互连结构的表面形成铜硅覆盖层；氮化处理所述铜硅覆盖层，以形成铜硅氮覆盖层。

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括以下步骤：提供半导体衬底；在所述半导体衬底上形成低k介电层和位于所述低k介电层中的铜互连结构；在所述铜互连结构和所述低k介电层的表面沉积双嵌段共聚物材料层；对所述双嵌段共聚物材料层进行自组装处理，以形成彼此间隔设置的第一单体和第二单体；去除所述第一单体，以在所述第二单体之间形成多个开口；以所述第二单体为掩膜，部分蚀刻所述铜互连结构，以在所述铜互连结构的表面形成多个凹槽；去除所述第二单体；在所述铜互连结构和所述低k介电层的表面上沉积形成无定形硅层；执行热处理，以在所述铜互连结构的表面形成铜硅覆盖层；氮化处理所述铜硅覆盖层，以形成铜硅氮覆盖层。2.如权利要求1所述的方法，其特征在于，在所述铜互连结构和所述低k介电层表面沉积双嵌段共聚物材料层之前还包括对所述铜互连结构表面进行化学机械抛光的步骤，以及采用氮气或者氨气处理铜互连结构表面以去除所述铜互连结构表面上氧化铜的步骤。3.如权利要求1所述的方法，其特征在于，所述双嵌段共聚物材料层包括聚苯乙烯-聚甲基丙烯酸甲酯嵌段共聚物。4.如权利要求1所述的方法，其特征在于，通过旋转涂敷法沉积所述双嵌段共聚物材料层。5.如权利要求1所述的方法，其特征在于，所述第一单体包括聚甲基丙烯酸甲酯，所述第二单体包括聚...

【专利技术属性】
技术研发人员：邓浩，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31