互连结构及其制造方法技术

本发明专利技术提供一种互连结构及其制造方法。所述互连结构的制造方法，包括：在基底上形成多孔介质层；在所述多孔介质层上形成硬掩模；所述形成多孔介质层的步骤包括：在基底上形成第一多孔介质层；在第一多孔介质层上形成第二多孔介质层，所述第二多孔介质层的孔径与所述第一多孔介质层的孔径不同。所述互连结构，包括：基底；位于所述基底上的多孔介质层；所述多孔介质层包括：位于基底上的第一多孔介质层；位于所述第一多孔介质层上的第二多孔介质层。本发明专利技术提高了互连结构的机械强度。

【技术实现步骤摘要】
互连结构及其制造方法
本专利技术涉及半导体制造领域，尤其涉及一种互连结构及其制造方法。
技术介绍
现今集成电路设计和制造领域所遇到的一个挑战是如何降低信号传输RC延迟(ResistiveCapacitivedelay)，对此，现在技术已经采用的一种方法是将铝金属层替换为铜金属层，降低金属层串联电阻；还有一种方法是降低金属层之间的寄生电容，这可以通过在金属层之间的介质层中构造多孔的(Porous)低介电常数(Lowk)材料或者空气隙(AirGap)来实现。在公开号为US7279427B2的美国专利中公开了一种互连结构的制造方法，参考图1，示出了所述美国专利中互连结构的示意图。所述互连结构的制造方法包括：提供基底5，所述基底5中形成有半导体元件；在基底5上形成低k介质层4；在低k介质层4上形成掩模6；通过所述掩模6对所述低k介质层4进行图形化，以形成通孔(图未示)；在所述通孔中填充金属材料，以形成于所述半导体元件相连的互连结构。具体地，所述低k介质层4为多孔介质层，所述掩模6为硬掩模。所述多孔介质层内具有多个孔，由于孔的介电常数为1，低于围成所述孔的介质材料的介电常数，因此，所述多孔介质本文档来自技高网...

【技术保护点】
一种互连结构的制造方法，其特征在于，包括：在基底上形成多孔介质层；在所述多孔介质层上形成硬掩模；所述形成多孔介质层的步骤包括：在基底上形成第一多孔介质层；在所述第一多孔介质层上形成第二多孔介质层，所述第二多孔介质层的孔径与所述第一多孔介质层的孔径不同；所述第二多孔介质层的孔径小于所述第一多孔介质层的孔径；所述形成多孔介质层的步骤包括：形成多个相互堆叠的第一多孔介质层和第二多孔介质层。

【技术特征摘要】
1.一种互连结构的制造方法，其特征在于，包括：在基底上形成多孔介质层；在所述多孔介质层上形成硬掩模；所述形成多孔介质层的步骤包括：在基底上形成第一多孔介质层；在所述第一多孔介质层上形成第二多孔介质层，所述第二多孔介质层的孔径与所述第一多孔介质层的孔径不同；所述第二多孔介质层的孔径小于所述第一多孔介质层的孔径；所述形成多孔介质层的步骤包括：形成多个相互堆叠的第一多孔介质层和第二多孔介质层。2.如权利要求1所述的互连结构的制造方法，其特征在于，所述第二多孔介质层与所述第一多孔介质层的厚度相同。3.如权利要求1所述的互连结构的制造方法，其特征在于，所述第二多孔介质层与所述第一多孔介质层的厚度不同。4.如权利要求1所述的互连结构的制造方法，其特征在于，所述第一多孔介质层的孔径是所述第二多孔介质层的孔径的1.1～5倍。5.如权利要求1所述的互连结构的制造方法，其特征在于，形成第一多孔介质层、第二多孔介质层的步骤包括：在基底上形成介质材料；对所述介质材料进行紫外光处理。6.如权利要求5所述的互连结构的制造方法，其特征在于，形成介...

【专利技术属性】
技术研发人员：周鸣，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海,31