一种多级单元薄膜晶体管存储器及其制备方法技术

本发明专利技术公开了一种多级单元薄膜晶体管存储器及其制备方法，所述存储器的结构从下至上依次设置有：栅电极、电荷阻挡层、电荷俘获层、电荷隧穿层、有源区以及源、漏电极；其中，所述电荷隧穿层将所述电荷俘获层完全包围，以使所述电荷俘获层与外界完全隔离；所述电荷俘获层的材料为ZnO、In2O3、Ga2O3、SnO2、InSnO或IGZO中的任意一种。本发明专利技术所制备的薄膜晶体管存储器的电荷俘获层完全被电荷隧穿层包围，与外界完全隔离，防止了在工艺过程中电荷俘获层的物理性质和化学组成发生改变，减少了存储在电荷俘获层中电荷的流失，提高了数据的保持特性和器件性能的稳定性；采用金属氧化物半导体薄膜作为存储器的电荷俘获层，可以实现多级单元存储，提高了存储密度。

A multistage cell thin film transistor memory and its preparation method

The invention discloses a multilevel cell memory thin film transistor and a preparation method thereof. The structure of the memory from the bottom is provided with a gate electrode, charge barrier layer, a charge trapping layer, charge tunneling layer, the active region and the source and drain electrodes; wherein, the tunneling layer will charge the charge completely surrounded by the trapping layer, so that the complete isolation of the charge trapping layer and the outside; the charge trapping layer is made of ZnO, In2O3, Ga2O3, any SnO2, InSnO or IGZO in a. The charge trapping layer is the thin film transistor memory by tunneling was completely surrounded, completely isolated from the outside, to prevent in the process of physical properties of the charge trapping layer and chemical composition change, reduce the charge stored in the charge trapping layer in the flow loss, improve the stability and device characteristics the performance of the data; using metal oxide semiconductor thin film as a charge trapping layer of the memory unit can realize multilevel storage, improve storage density.

【技术实现步骤摘要】
一种多级单元薄膜晶体管存储器及其制备方法
本专利技术涉及半导体集成电路制备
，具体涉及一种多级单元薄膜晶体管存储器及其制备方法。
技术介绍
非易失性存储器是一类重要的存储器，其广泛应用于计算机、手机、移动硬盘等电子产品以及服务器、网络互联设备等网络基础设备中。然而，传统的硅基非易失性存储器由于其制备工艺复杂且加工温度高，无法满足下一代系统面板(SOP)、未来透明和柔性电子器件等领域的发展需求。近些年来，基于新型非晶铟镓锌氧化物(a-IGZO)半导体沟道的薄膜晶体管存储器已成为国际上研究的热点。这是由于该类存储器具有简单的制备工艺(无离子注入或掺杂)、较低的加工温度、优良的可见光透过率以及其制备工艺与薄膜晶体管工艺相兼容等优点，因此使得其在未来SOP以及柔性透明电子器件等领域具有广泛的应用前景。另一方面，存储密度也是存储器的重要参数。提高存储密度的传统方法主要是缩小存储器件的尺寸，增加单位面积内器件数目，从而增加存储密度。但随着器件尺寸不断缩小，器件制备工艺复杂度升高，导致器件的制造成本也随之增加。因此，在单个存储器单元上实现多级单元存储是提高存储密度的一种有效的方法。它不仅能够提高存储密度，还可以降低成本。
技术实现思路
本专利技术的目的是提供一种多级单元薄膜晶体管存储器及其制备方法，该存储器用于提高数据的保持特性和器件性能的稳定性，可以实现多级单元存储，提高了存储密度。为达到上述目的，本专利技术提供了一种多级单元薄膜晶体管存储器，所述存储器的结构从下至上依次设置有：栅电极、电荷阻挡层、电荷俘获层、电荷隧穿层、有源区以及源、漏电极；其中，所述电荷隧穿层将所述电荷俘获层完全包围，以使所述电荷俘获层与外界完全隔离；所述电荷俘获层的材料为ZnO、In2O3、Ga2O3、SnO2、InSnO或铟镓锌氧化物(IGZO)中的任意一种。上述的多级单元薄膜晶体管存储器，其中，所述栅电极的材料为P型单晶硅片、玻璃或者PI柔性基板。上述的多级单元薄膜晶体管存储器，其中，所述P型单晶硅片的电阻率为0.001～0.005Ω·cm。上述的多级单元薄膜晶体管存储器，其中，所述电荷阻挡层的材料为Al2O3、SiO2、HfO2或ZrO2。上述的多级单元薄膜晶体管存储器，其中，所述电荷隧穿层的材料为Al2O3、SiO2、HfO2或ZrO2。上述的多级单元薄膜晶体管存储器，其中，所述有源区的材料为IGZO。上述的多级单元薄膜晶体管存储器，其中，所述源、漏电极的材料为Ti/Au或Mo。本专利技术还提供了一种上述多级单元薄膜晶体管存储器的制备方法，其包含以下步骤：步骤1、制备栅电极；步骤2、在步骤1所得到的栅电极上采用原子层沉积方法(ALD方法)生长电荷阻挡层，电荷阻挡层的厚度为30～60nm，淀积温度为150～350℃；步骤3、在步骤2所得到的电荷阻挡层上采用原子沉积或磁控溅射沉积方法(PVD方法)生长电荷俘获层，电荷俘获层的厚度为10～40nm；步骤4、在步骤3所得到的电荷俘获层上旋涂一层正性光刻胶，然后进行光刻(曝光和显影)，定义出电荷俘获层的区域，接着采用湿法刻蚀工艺来刻蚀所定义的电荷俘获层区域以外的部分；步骤5、在步骤4所得到的电荷俘获层和经刻蚀后暴露在外的电荷阻挡层上采用原子层沉积方法生长电荷隧穿层，电荷隧穿层的厚度为6～15nm，淀积温度为150～350℃；步骤6、在步骤4所得到的电荷隧穿层上采用磁控溅射沉积方法生长一层IGZO薄膜，作为器件的有源层，然后通过光刻工艺和湿法刻蚀工艺定义出有源区，形成器件的有源沟道，IGZO薄膜的厚度为30～60nm；步骤7、在步骤6所得到的IGZO薄膜上旋涂一层负性光刻胶，通过光刻定义出源、漏电极图形区域；然后，采用磁控溅射沉积方法或者电子束热蒸发方法淀积一层金属薄膜作为源、漏电极材料，并通过剥离工艺去除源、漏电极图形区域以外的金属层，从而形成器件的源、漏电极，金属薄膜的厚度为50～200nm。步骤8、对步骤7所得到的器件进行后续退火处理，退火气氛为氧气或空气，退火温度为150～350℃，退火时间为60s～2h；上述的多级单元薄膜晶体管存储器的制备方法，其中，所述步骤1具体包括：将P型单晶硅片作为衬底，并通过标准清洗形成栅电极，或者，将玻璃或PI柔性基板作为衬底，并在其上沉积一层金属，通过光刻和刻蚀形成栅电极。相对于现有技术，本专利技术具有以下有益效果：(1)本专利技术所制备的薄膜晶体管存储器的电荷俘获层完全被电荷隧穿层包围，因而可以与外界完全隔离，进而防止了在退火过程中电荷俘获层的物理性质和化学组成发生改变，减少了存储在电荷俘获层中电荷的流失，提高了数据的保持特性和器件性能的稳定性；(2)本专利技术采用金属氧化物半导体薄膜作为存储器的电荷俘获层，一个器件单元可以存储多个位(bit)，可以实现多级单元存储的功能，提高了存储密度；(3)本专利技术所制备的薄膜晶体管存储器，可以在小于350℃的低温下制备，因此降低了器件制备的热预算，并且与薄膜晶体管(TFT)显示器所采用的材料、工艺温度、器件结构等一致，故其制备工艺与TFT显示器的制备工艺相兼容。此外由于IGZO薄膜具有较高的可见光透过率，使得本专利技术在未来SOP以及柔性透明电子器件等领域中具有广泛的应用前景。附图说明图1为多级单元存储器结构的剖面示意图；图2为基于ZnO电荷俘获层的多级单元存储器的编程特性的曲线图；图3为基于ZnO电荷俘获层的多级单元存储器的擦除特性的曲线图；图4为基于ZnO电荷俘获层的多级单元存储器的电荷保持特性的曲线图。具体实施方式以下结合附图通过具体实施例对本专利技术作进一步的描述，这些实施例仅用于说明本专利技术，并不是对本专利技术保护范围的限制。如图1所示，本专利技术提供了一种多级单元薄膜晶体管存储器，所述存储器的结构从下至上依次设置有：栅电极10、电荷阻挡层20、电荷俘获层30、电荷隧穿层40、有源区50以及源、漏电极60；其中，所述电荷隧穿层40将所述电荷俘获层30完全包围，以使所述电荷俘获层30与外界完全隔离；所述电荷俘获层30的材料为ZnO、In2O3、Ga2O3、SnO2、InSnO或IGZO中的任意一种。上述的多级单元薄膜晶体管存储器，其中，所述栅电极10的材料为P型单晶硅片、玻璃或者PI柔性基板。上述的多级单元薄膜晶体管存储器，其中，所述P型单晶硅片的电阻率为0.001～0.005Ω·cm。上述的多级单元薄膜晶体管存储器，其中，所述电荷阻挡层20的材料为Al2O3、SiO2、HfO2或ZrO2。上述的多级单元薄膜晶体管存储器，其中，所述电荷隧穿层40的材料为Al2O3、SiO2、HfO2或ZrO2。上述的多级单元薄膜晶体管存储器，其中，所述有源区50的材料为IGZO。上述的多级单元薄膜晶体管存储器，其中，所述源、漏电极60的材料为Ti/Au或Mo。本专利技术还提供了一种上述多级单元薄膜晶体管存储器的制备方法，其包含以下步骤：步骤1、制备栅电极10；步骤2、在步骤1所得到的栅电极10上采用原子层沉积方法生长电荷阻挡层20，电荷阻挡层20的厚度为30～60nm，淀积温度为150～350℃；步骤3、在步骤2所得到的电荷阻挡层20上采用原子沉积或磁控溅射沉积方法生长电荷俘获层30，电荷俘获层30的厚度为10～40nm；步骤4、在步骤3所得到的电荷俘获层3本文档来自技高网...

【技术保护点】
一种多级单元薄膜晶体管存储器，其特征在于，所述存储器的结构从下至上依次设置有：栅电极、电荷阻挡层、电荷俘获层、电荷隧穿层、有源区以及源、漏电极；其中，所述电荷隧穿层将所述电荷俘获层完全包围，以使所述电荷俘获层与外界完全隔离；所述电荷俘获层的材料为ZnO、In2O3、Ga2O3、SnO2、InSnO或IGZO中的任意一种。

【技术特征摘要】
1.一种多级单元薄膜晶体管存储器，其特征在于，所述存储器的结构从下至上依次设置有：栅电极、电荷阻挡层、电荷俘获层、电荷隧穿层、有源区以及源、漏电极；其中，所述电荷隧穿层将所述电荷俘获层完全包围，以使所述电荷俘获层与外界完全隔离；所述电荷俘获层的材料为ZnO、In2O3、Ga2O3、SnO2、InSnO或IGZO中的任意一种。2.如权利要求1所述的多级单元薄膜晶体管存储器，其特征在于，所述栅电极的材料为P型单晶硅片、玻璃或者PI柔性基板。3.如权利要求2所述的多级单元薄膜晶体管存储器，其特征在于，所述P型单晶硅片的电阻率为0.001～0.005Ω·cm。4.如权利要求1所述的多级单元薄膜晶体管存储器，其特征在于，所述电荷阻挡层的材料为Al2O3、SiO2、HfO2或ZrO2。5.如权利要求1所述的多级单元薄膜晶体管存储器，其特征在于，所述电荷隧穿层的材料为Al2O3、SiO2、HfO2或ZrO2。6.如权利要求1所述的多级单元薄膜晶体管存储器，其特征在于，所述有源区的材料为IGZO。7.如权利要求1所述的多级单元薄膜晶体管存储器，其特征在于，所述源、漏电极的材料为Ti/Au或Mo。8.一种如权利要求1-7中任意一项所述的多级单元薄膜晶体管存储器的制备方法，其特征在于，包含以下步骤：步骤1、制备栅电极；步骤2、在步骤1所得到的栅电极上采用原子层沉积方法生长电荷阻挡层，电荷阻挡层的厚度为30～60nm，淀积温度为150～350℃；步骤...

【专利技术属性】
技术研发人员：丁士进，钱仕兵，刘文军，张卫，
申请(专利权)人：复旦大学，
类型：发明
国别省市：上海,31