半导体器件及其制造方法技术

本公开涉及半导体器件及其制造方法。例如，为了提高半导体器件的可靠性，形成在存储单元区域中的控制晶体管和存储晶体管被配置为具有双栅极结构，以及形成在外围电路区域中的晶体管被配置为具有三栅极结构。例如，在存储晶体管中，由ONO膜形成的栅极绝缘膜被设置在存储栅电极与鳍的侧壁之间，并且厚于ONO膜的绝缘膜(绝缘膜/氧化物膜的多层膜与ONO膜的堆叠膜)设置在存储栅电极与鳍的顶面之间。这种配置可以减少鳍的顶端上的电场的集中，使得可以防止ONO膜的可靠性的劣化。

【技术实现步骤摘要】
半导体器件及其制造方法相关申请的交叉参考本公开引用于2016年6月3日提交的日本专利申请第2016-111505号的公开，包括说明书、附图和摘要，其全部内容以引用的方式引入本申请。
本专利技术涉及一种半导体器件及其制造方法，并且可以适当地用于包括具有鳍形半导体部分的鳍式场效应晶体管的半导体器件及其制造方法。
技术介绍
日本未审查专利申请公开第2006-41354号描述了具有分裂栅极结构的非易失性半导体存储器件中的存储单元，其具有形成在凸衬底上的存储栅极并且将存储栅极的侧面用作沟道。鳍式场效应晶体管(FINFET)具有以下结构：形成鳍形半导体部分，并且栅电极被形成为横跨在该鳍形半导体部分之上，使得即使在按比例缩小的布局中，也可以使有效沟道宽度更大，并且可以得到大电流驱动能力。然而，在将ONO(氧化物-氮化物-氧化物)膜用作电荷存储膜的情况下，存在电场集中在鳍形半导体部分的尖端部分上的问题。电场的这种集中会劣化ONO膜的可靠性。其他问题和新颖特征将从说明书和附图的描述中变得清楚。
技术实现思路
根据一个实施例的半导体器件具有以下配置：控制晶体管和存储晶体管均形成在具有双栅极结构的存储单元区域中，并且形成在外围电路区域中的晶体管具有三栅极结构。即，在控制晶体管中，栅极绝缘膜形成在控制栅电极与鳍的侧壁之间，并且氧化物膜和氮化物膜的多层膜(其厚于栅极绝缘膜)形成在控制栅电极与鳍的顶面之间。类似地，在存储晶体管中，在存储栅电极与鳍的侧壁之间通过ONO膜形成栅极绝缘膜，并且上述多层膜与ONO膜的堆叠膜(其厚于ONO膜)形成在存储栅电极与鳍的顶面之间。根据一个实施例的半导体器件的制造方法首先分别在存储单元区域和外围电路区域中形成多个鳍。此时，顺序形成氧化物膜和氮化物膜的多层膜仅设置在存储单元中的鳍的顶面上。然后，氧化物膜形成在存储单元区域中的控制晶体管区域中的鳍的侧壁上，此后控制晶体管的控制栅电极被形成为横跨在鳍之上。此外，覆盖鳍的顶面和侧壁上的上述多层膜的ONO膜形成在存储单元区域的存储晶体管区域中，此后存储晶体管的存储栅电极被形成为横跨在鳍之上。同时，在外围电路区域中，氧化物膜形成在鳍的顶面和侧壁上，此后晶体管的栅电极形成为横跨在鳍之上。根据一个实施例，可以提高半导体器件的可靠性。附图说明图1示出了根据一个实施例的半导体器件的主要部分的截面图。图2示出了沿着图1中的线A、线B和线C截取的截面图。图3示出了沿着图1中的线D截取的平面图。图4示出了解释根据一个实施例的半导体器件的制造步骤的截面图。图5示出了沿着图4中的线A、线B和线C截取的截面图以及沿着图4中的线D截取的平面图。图6示出了解释半导体器件的接在图4之后的制造步骤的截面图。图7示出了沿着图6中的线A、线B和线C截取的截面图以及沿着图6中的线D截取的平面图。图8示出了解释半导体器件的接在图6之后的制造步骤的截面图。图9示出了沿着图8中的线A、线B和线C截取的截面图以及沿着图8中的线D截取的平面图。图10示出了解释半导体器件的接在图8之后的制造步骤的截面图。图11示出了沿着图10中的线A、线B和线C截取的截面图以及沿着图10中的线D截取的平面图。图12示出了解释半导体器件的接在图10之后的制造步骤的截面图。图13示出了沿着图12中的线A、线B和线C截取的截面图以及沿着图12中的线D截取的平面图。图14示出了解释半导体器件的接在图12之后的制造步骤的截面图。图15示出了沿着图14中的线A、线B和线C截取的截面图以及沿着图14中的线D截取的平面图。图16示出了解释半导体器件的接在图14之后的制造步骤的截面图。图17示出了沿着图16中的线A、线B和线C截取的截面图以及沿着图16中的线D截取的平面图。图18示出了解释半导体器件的接在图16之后的制造步骤的截面图。图19示出了沿着图18中的线A、线B和线C截取的截面图以及沿着图18中的线D截取的平面图。图20示出了解释半导体器件的接在图18之后的制造步骤的截面图。图21示出了沿着图20中的线A、线B和线C截取的截面图以及沿着图20中的线D截取的平面图。图22示出了解释半导体器件的接在图20之后的制造步骤的截面图。图23示出了沿着图22中的线A、线B和线C截取的截面图以及沿着图22中的线D截取的平面图。图24示出了解释半导体器件的接在图22之后的制造步骤的截面图。图25示出了沿着图24中的线A、线B和线C截取的截面图以及沿着图24中的线D截取的平面图。图26示出了解释半导体器件的接在图24之后的制造步骤的截面图。图27示出了沿着图26中的线A、线B和线C截取的截面图以及沿着图26中的线D截取的平面图。图28示出了解释半导体器件的接在图26之后的制造步骤的截面图。图29示出了沿着图28中的线A、线B和线C截取的截面图以及沿着图28中的线D截取的平面图。图30示出了解释半导体器件的接在图28之后的制造步骤的截面图。图31示出了沿着图30中的线A、线B和线C截取的截面图以及沿着图30中的线D截取的平面图。图32示出了解释半导体器件的接在图30之后的制造步骤的截面图。图33示出了沿着图32中的线A、线B和线C截取的截面图以及沿着图32中的线D截取的平面图。图34A示出了根据比较示例的鳍的形状的截面图，以及图34B示出了根据该实施例的鳍的形状的截面图。图35示出了根据该实施例的第一变形例的形成在存储单元区域中的鳍的形状的截面图。图36示出了根据该实施例的第二变形例的形成在存储单元区域中的鳍的形状的截面图。具体实施方式如果为了方便需要的话，以下实施例将被划分为多个部分或实施例来进行描述。然而，除非另有指定，否则它们不相互独立，而是具有关系以使一个是另一个的一部分或整体的修改示例、详细描述、补充解释等。此外，在以下实施例中，当提到元件等的数字(包括数字、数值、量、范围等)时，元件的数字不限于具体数字，而是可以等于、大于或小于特定数字，除非特别指定，或者除非原理上该数字明显限于具体数字，或者除非其他情况。此外，在以下实施例中，其组成元件(包括操作步骤等)不总是必要的，除非特别指定，或者除非原理上明确需要考虑，或者除非其他情况。此外，当使用诸如“由A形成”、“通过A形成”、“包括A”和“具有A”的描述时，这种描述不用于排除其他元件，除非另有明确描述仅使用该元件，或者除非其他情况。类似地，在以下实施例中，当提到组成元件的形状、位置关系等时，应该理解为包括与该形状基本类似或近似的形状，除非明确指定，或者除非原理上明显具有不同的形状和位置关系，或者除非其他情况。这同样适用于上述数字和范围。在用于解释以下实施例的所有附图中，原则上具有相同功能的构件具有相同的参考符号，并且省略它们的重复描述。在截面图和平面图中，每个部分的尺寸不对应于实际设备中的尺寸。为了使附图容易理解，可以以相对较大的尺寸示出特定的部分。此外，在截面图和平面图彼此对应的情况下，可以以相对较大的尺寸示出特定部分来使附图更容易理解。此外，为了易于理解附图，即使在截面图中也可以省略阴影，并且即使对于顶视平面图也可以给出阴影。下面参照附图详细描述本实施例。(实施例)<半导体器件的配置>参照图1至图3描述根据本实施例的半导体器件的配置。图1示出了根据本实施例的半导体器件的本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底，具有第一区域和第二区域；多个第一突出物，形成在所述第一区域中，被第一元件隔离部分环绕，并且由所述半导体衬底从所述第一元件隔离部分的顶面突出的部分形成；多个第二突出物，形成在所述第二区域中，被第二元件隔离部分环绕，并且由所述半导体衬底从所述第二元件隔离部分的顶面突出的部分形成；第一晶体管和第二晶体管，形成在所述第一突出物之上，在所述第一突出物延伸的方向上彼此相邻；以及第三晶体管，形成在所述第二突出物之上，其中所述第一晶体管包括：第一绝缘膜，形成在所述第一突出物的顶面上且具有第一厚度，第二绝缘膜，形成在所述第一突出物的侧壁上并具有薄于所述第一厚度的第二厚度，和第一栅电极，分别经由所述第一绝缘膜和所述第二绝缘膜形成在所述第一突出物的顶面和侧壁之上，其中所述第二晶体管包括：第三绝缘膜，形成在所述第一突出物的顶面上且具有第三厚度，第四绝缘膜，形成在第三突出物的侧壁上且具有薄于所述第三厚度的第四厚度，和第二栅电极，分别经由所述第三绝缘膜和所述第四绝缘膜形成在所述第一突出物的顶面和侧壁之上，并且其中所述第三晶体管包括：第五绝缘膜，形成在所述第二突出物的顶面上并具有第五厚度；和第三栅电极，经由所述第五绝缘膜形成在所述第二突出物的顶面和侧壁之上。...

【技术特征摘要】
2016.06.03 JP 2016-1115051.一种半导体器件，包括：半导体衬底，具有第一区域和第二区域；多个第一突出物，形成在所述第一区域中，被第一元件隔离部分环绕，并且由所述半导体衬底从所述第一元件隔离部分的顶面突出的部分形成；多个第二突出物，形成在所述第二区域中，被第二元件隔离部分环绕，并且由所述半导体衬底从所述第二元件隔离部分的顶面突出的部分形成；第一晶体管和第二晶体管，形成在所述第一突出物之上，在所述第一突出物延伸的方向上彼此相邻；以及第三晶体管，形成在所述第二突出物之上，其中所述第一晶体管包括：第一绝缘膜，形成在所述第一突出物的顶面上且具有第一厚度，第二绝缘膜，形成在所述第一突出物的侧壁上并具有薄于所述第一厚度的第二厚度，和第一栅电极，分别经由所述第一绝缘膜和所述第二绝缘膜形成在所述第一突出物的顶面和侧壁之上，其中所述第二晶体管包括：第三绝缘膜，形成在所述第一突出物的顶面上且具有第三厚度，第四绝缘膜，形成在第三突出物的侧壁上且具有薄于所述第三厚度的第四厚度，和第二栅电极，分别经由所述第三绝缘膜和所述第四绝缘膜形成在所述第一突出物的顶面和侧壁之上，并且其中所述第三晶体管包括：第五绝缘膜，形成在所述第二突出物的顶面上并具有第五厚度；和第三栅电极，经由所述第五绝缘膜形成在所述第二突出物的顶面和侧壁之上。2.根据权利要求1所述的半导体器件，其中由在所述第一突出物的顶面之上顺次形成第一氧化硅膜和第一氮化硅膜的第一多层膜形成所述第一绝缘膜，并且其中由在所述第一突出物的顶面之上顺次形成第二氧化硅膜和第二氮化硅膜的第二多层膜以及在所述第二多层膜之上顺次形成第三氧化硅膜、第一电荷存储膜和第四氧化物膜的第三多层膜的堆叠膜形成所述第三绝缘膜。3.根据权利要求2所述的半导体器件，其中由第五氧化硅膜形成所述第二绝缘膜，并且其中由所述第三多层膜形成所述第四绝缘膜。4.根据权利要求1所述的半导体器件，其中由在所述第一突出物的顶面之上顺次形成第六氧化硅膜和第三氮化硅膜的第四多层膜形成所述第一绝缘膜，并且其中由在所述第一突出物的顶面之上顺次形成第七氧化硅膜、第二电荷存储膜和第八氧化硅膜的第五多层膜形成所述第三绝缘膜。5.根据权利要求4所述的半导体器件，其中由第九氧化硅膜形成所述第二绝缘膜，其中由在所述第一突出物的侧壁之上顺次形成第十氧化硅膜、所述第二电荷存储膜和所述第八氧化硅膜的第六多层膜形成所述第四绝缘膜，并且其中所述第十氧化硅膜的厚度薄于所述第七氧化硅膜的厚度。6.根据权利要求1所述的半导体器件，其中由第十一氧化硅膜形成所述第一绝缘膜，并且其中由在所述第一突出物的顶面之上顺次形成第十二氧化硅膜、第三电荷存储膜和第十三氧化硅膜的第七多层膜形成所述第三绝缘膜。7.根据权利要求6所述的半导体器件，其中由第十四氧化硅膜形成所述第二绝缘膜，其中由在所述第一突出物的侧壁之上顺次形成第十五氧化硅膜、所述第三电荷存储膜和所述第十三氧化硅膜的第八多层膜形成所述第四绝缘膜，并且其中所述第十五氧化硅膜的厚度薄于所述第十二氧化硅膜的厚度。8.根据权利要求1所述的半导体器件，其中所述第二绝缘膜用作所述第一晶体管的第一栅极绝缘膜，其中所述第四绝缘膜用作所述第二晶体管的第二栅极绝缘膜，并且其中所述第五绝缘膜用作所述第三晶体管的第三栅极绝缘膜。9.根据权利要求1所述的半导体器件，其中经由所述第四绝缘膜布置所述第一栅电极和所述第二栅电极。10.根据权利要求1所述的半导体器件，其中所述第一晶体管和所述第二晶体管形成非易失性存储单元。11.一种半导体器件的制造方法，所述半导体器件包括非易失性存储单元，所述非易失性存储单元包括第一晶体管、第二晶体管和第三晶体管，所述第一晶体管形成在半导体衬底的主面之上的第一区域中的第一晶体管区域中，所述第二晶体管形成在所述第一区域中的与所述第一晶体管区域相邻的第二晶体管区域中，所述第三晶体管形成在所述半导体衬底的主面的第二区域中，所述方法包括以下步骤：(a)在所述第一区域中的所述半导体衬底的主面之上顺次形成第一氧化物膜、第一氮化物膜、第二氧化物膜和第二氮化物膜，以及在所述第二区域中的所述半导体衬底的主面之上顺次形成所述第一氧化物膜、所述第一氮化物膜和所述第二氮化物膜；(b)处理所述第一区域中的所述第一氧化物膜、所述第一氮化物膜、所述第二氧化物膜和所述第二氮化物膜，并且进一步处理所述半导体衬底的顶面的一部分以形成分别由所述第一区域中的所述半导体衬底的部分形成的第一突出物，以及处理所述第二区域中的所述第一氧化物膜、所述第一氮化物膜和所述第二氮化物膜，并且进一步处理所述半导体衬底的顶面的一部分以形成分别由所述第二区域中的所述半导体衬底的部分形成的第二突出物；(c)利用第一绝缘膜嵌入彼此相邻的所述第一突出物之间的间隙以及彼此相邻的所述第二突出物之间的间隙；(d)去除所述...

【专利技术属性】
技术研发人员：三原龙善，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP