三维存储器及其制作方法技术

本申请提供一种三维存储器及其制作方法，所述制作方法包括：在外围区域以及存储区域沉积氧化层后，去除核心区域的氧化层；沉积第一子叠层和第二子叠层组成的叠层结构，使核心区域的叠层结构的表面与外围区域的氧化层表面齐平；去除外围区域的叠层结构，仅保留最底层的第一子叠层作为阻挡层；平坦化外围区域和核心区域至外围区域的阻挡层；去除阻挡层；将第一子叠层替换为金属，形成栅极叠层；制作金属线与栅极叠层一一对应电性连接。由于采用叠层结构的倾斜部分代替台阶，避免了台阶工艺制作过程中，因台阶尺寸不易控制，造成的金属线与栅极叠层的连接出现漏电或栅极叠层被击穿的问题。同时无需通过多次光刻形成台阶，从而能够降低制作成本。

Three dimensional memory and its fabrication methods

This application provides a three-dimensional memory and manufacturing method thereof, comprising the production method: in the peripheral area and storage area deposited after the removal of the core region of the oxide layer; depositing a first sub layer and second sub layers consisting of laminated structure, the oxide layer on the surface of the core area of the laminated structure and surface the peripheral region flush; removal of laminated structure of the peripheral region, retaining only the first sub bottom layer as barrier layer; flat barrier layer of the peripheral area and the core area to the peripheral area; the removal of the barrier layer; the first sub stack to replace the metal, forming a gate stack; production line and metal the gate stack is electrically connected with the corresponding. Due to the use of the inclined part of the laminated structure instead of the step, the problem of leakage or grid breakdown is caused by the connection between the metal wire and the grid layer caused by the difficulty in controlling the step size during the process of making the step. At the same time, there is no need to form a step through multiple photolithography, thus reducing the cost of production.

【技术实现步骤摘要】
三维存储器及其制作方法
本专利技术涉及半导体器件制作
，尤其涉及一种三维存储器及其制作方法。
技术介绍
NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已接近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器。在3DNAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3DNAND存储器结构，这些垂直堆叠的多层数据存储单元称之为台阶。3DNAND存储器中的台阶也称为栅极叠层，需要通过金属线与外部电路进行连接，从而实现存储功能。但由于目前工艺台阶尺寸不易控制，造成金属线与栅极叠层的连接出现漏电或者栅极叠层被击穿的问题。
技术实现思路
有鉴于此，本专利技术提供一种三维存储器及其制作方法，以解决现有技术中栅极叠层出现被击穿或栅极叠层与金属线之间漏电的问题。为实现上述目的，本专利技术提供如下技术方案：一种三维存储器制作方法，所述三维存储器包括核心区域和围绕所述核心区域的外围区域，所述外围区域以及所述核心区域均沉积有氧化层，所述三维存储器制作方法包括：去除所述核心区域的氧化层；沉积叠层结构，使所述核心区域的叠层结构的表面与所述外围区域的氧化层表面齐平，所述叠层结构包括层叠设置的第一子叠层和第二子叠层，且所述叠层结构的底层和顶层均为所述第一子叠层，所述核心区域顶层的第一子叠层和所述外围区域底层的第一子叠层为阻挡层；去除所述外围区域的阻挡层背离所述氧化层一侧的所述第一子叠层和所述第二子叠层；平坦化所述外围区域和所述核心区域至所述外围区域的阻挡层；去除所述核心区域和所述外围区域的阻挡层；将所述叠层结构中的第一子叠层替换为金属，形成栅极叠层；制作金属线，所述金属线与所述栅极叠层一一对应电性连接。优选地，所述去除所述核心区域和所述外围区域的阻挡层，具体包括：采用湿法刻蚀工艺将所述核心区域和所述外围区域的阻挡层去除。优选地，所述去除所述核心区域的氧化层，具体包括：采用硬掩膜刻蚀工艺将所述核心区域的氧化层刻蚀去除。优选地，所述平坦化所述外围区域和所述核心区域至所述外围区域的阻挡层，具体包括：采用化学机械研磨工艺研磨所述核心区域和所述核心区域至所述外围区域的阻挡层。优选地，所述第一子叠层的材质为SiN或多晶硅。优选地，所述第二子叠层与所述氧化层的材质相同，均为SiO2。本专利技术还提供一种三维存储器，采用上面任意一项所述的三维存储器制作方法形成，所述三维存储器包括：衬底，所述衬底包括核心区域和围绕所述核心区域的外围区域；位于所述外围区域的沟道和源极、漏极；位于所述核心区域的栅极叠层，所述栅极叠层包括与所述衬底的表面平行的第一栅极叠层和相对于所述衬底的表面倾斜的第二栅极叠层，每层所述第二栅极叠层的一端与每层所述第一栅极叠层一一对应连接；多条金属线；其中，每层所述第二栅极叠层的另一端、所述源极以及所述漏极分别连接一条金属线。优选地，所述第一栅极叠层和所述第二栅极叠层的材质均为金属钨。经由上述的技术方案可知，本专利技术提供的三维存储器制作方法，通过沉积叠层结构，平坦化外围区域和核心区域，再制作金属线，使得所述金属线与栅极叠层一一对应电性连接，由于保留了叠层结构的倾斜部分，从而能够代替现有技术中三维存储器中台阶，避免了台阶工艺制作过程中，因台阶尺寸不易控制，造成的金属线与栅极叠层的连接出现漏电，或栅极叠层被击穿的问题。同时，由于专利技术提供的三维存储器制作方法，无需通过多次光刻形成台阶，从而能够节省多次光刻的成本，降低三维存储器的制作成本。本专利技术还提供一种三维存储器，所述三维存储器包括位于所述核心区域的栅极叠层，所述栅极叠层包括第一栅极叠层和第二栅极叠层，第一栅极叠层与衬底的表面平行，第二栅极叠层相对于衬底的表面倾斜，每层第二栅极叠层的一端与每层第一栅极叠层一一对应连接；也即，本专利技术中三维存储器中，与金属线连接的是三维存储器制作过程中相对于衬底表面倾斜的第二栅极叠层，而非现有技术中的台阶，因此，本专利技术中采用第二栅极叠层代替台阶，从而避免了因台阶尺寸不易控制，造成的金属线与栅极叠层的连接出现漏电，或栅极叠层被击穿的问题。而且本专利技术提供的三维存储器，无需通过多次光刻形成台阶，从而能够节省多次光刻的成本，降低三维存储器的制作成本。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1A-图1F为现有技术中三维存储器的制作工艺截面图；图2A为现有技术中出现金属线与台阶连接错位时的截面电子扫描图；图2B为现有技术中出现台阶穿孔时的截面电子扫描图；图3为本专利技术实施例提供的一种三维存储器制作方法流程图；图4A-图4H为本专利技术实施例提供的三维存储器的制作工艺截面图。具体实施方式正如
技术介绍
部分所述，现有技术中由于工艺台阶尺寸不易控制，造成金属线与栅极叠层的连接出现漏电或者栅极叠层被击穿的问题。现有技术中三维存储器制作方法通常为：1)提供衬底，所述衬底分为外围区域和核心区域，外围区域围绕核心区域，请参见图1A，衬底包括外围区域P和核心区域C；2)在外围区域形成后沉积氧化层覆盖，并将核心区域的氧化层刻蚀去除，请参见图1B，仅在外围区域上形成氧化层OX；3)在核心区域沉积氮化硅和氧化硅的叠层，如图1C所示，在核心区域和外围区域均沉积氮化硅01和氧化硅02的叠层；4)通过光阻内推分层刻蚀方法将台阶SS分段成形，请参见图1D；5)氧化层沉积和表面平坦化，请参见图1E，为沉积氧化层OX且表面平坦化后的半成品截面结构图；6)将核心区域的氮化硅层替换为金属层，形成栅极叠层，并通过刻蚀各层栅极台阶上的氧化层形成深孔，填充金属03，将栅极叠层连接到金属布线层，具体请参见图1F。从上述步骤可以看出，现有技术中提供的三维存储器的制作方法中，一方面，由于台阶工艺尺寸不易控制，尺寸偏离会导致后续深孔刻蚀位置偏离，出现金属线03偏离到其他台阶SS上，请参见图2A中的A区域所示，发生栅极短接漏电问题；另一方面，栅极台阶深孔刻蚀时因各个台阶高度不同，刻蚀深度不同，容易过量刻蚀导致栅极台阶穿孔产生漏电或击穿问题，请参见图2B中的B区域，金属线03与台阶SS接触部分出现台阶穿孔问题。再一方面，台阶分段成形过程需要多次光刻，造成成本较高。基于此，本专利技术提供一种三维存储器制作方法，所述三维存储器包括核心区域和围绕所述核心区域的外围区域，所述外围区域以及所述核心区域均沉积有氧化层，所述三维存储器制作方法包括：去除所述核心区域的氧化层；沉积叠层结构，使所述核心区域的叠层结构的表面与所述外围区域的氧化层表面齐平，所述叠层结构包括层叠设置的第一子叠层和第二子叠层，且所述叠层结构的底层和顶层均为所述第一子叠层，所述核心区域顶层的第一子叠层和所述外围区域底层的第一子叠层为阻挡层；去除所述外围区域的阻挡层背离所述氧化层一侧的所述第一子叠层和所述第二子叠层；平坦化所述外围区域和所述核心区域至所述外围区域的阻挡层；去除所述核心区域和所述外围区域本文档来自技高网...

【技术保护点】
一种三维存储器制作方法，其特征在于，所述三维存储器包括核心区域和围绕所述核心区域的外围区域，所述外围区域以及所述核心区域均沉积有氧化层，所述三维存储器制作方法包括：去除所述核心区域的氧化层；沉积叠层结构，使所述核心区域的叠层结构的表面与所述外围区域的氧化层表面齐平，所述叠层结构包括层叠设置的第一子叠层和第二子叠层，且所述叠层结构的底层和顶层均为所述第一子叠层，所述核心区域顶层的第一子叠层和所述外围区域底层的第一子叠层为阻挡层；去除所述外围区域的阻挡层背离所述氧化层一侧的所述第一子叠层和所述第二子叠层；平坦化所述外围区域和所述核心区域至所述外围区域的阻挡层；去除所述核心区域和所述外围区域的阻挡层；将所述叠层结构中的第一子叠层替换为金属，形成栅极叠层；制作金属线，所述金属线与所述栅极叠层一一对应电性连接。

【技术特征摘要】
1.一种三维存储器制作方法，其特征在于，所述三维存储器包括核心区域和围绕所述核心区域的外围区域，所述外围区域以及所述核心区域均沉积有氧化层，所述三维存储器制作方法包括：去除所述核心区域的氧化层；沉积叠层结构，使所述核心区域的叠层结构的表面与所述外围区域的氧化层表面齐平，所述叠层结构包括层叠设置的第一子叠层和第二子叠层，且所述叠层结构的底层和顶层均为所述第一子叠层，所述核心区域顶层的第一子叠层和所述外围区域底层的第一子叠层为阻挡层；去除所述外围区域的阻挡层背离所述氧化层一侧的所述第一子叠层和所述第二子叠层；平坦化所述外围区域和所述核心区域至所述外围区域的阻挡层；去除所述核心区域和所述外围区域的阻挡层；将所述叠层结构中的第一子叠层替换为金属，形成栅极叠层；制作金属线，所述金属线与所述栅极叠层一一对应电性连接。2.根据权利要求1所述的三维存储器制作方法，其特征在于，所述去除所述核心区域和所述外围区域的阻挡层，具体包括：采用湿法刻蚀工艺将所述核心区域和所述外围区域的阻挡层去除。3.根据权利要求1所述的三维存储器制作方法，其特征在于，所述去除所述核心区域的氧化层，具体包括：采用硬掩膜刻蚀工艺将所述核心区域的...

【专利技术属性】
技术研发人员：周成，袁彬，刘庆波，徐宋曼，刘思莹，龚睿，赵治国，唐兆云，夏志良，霍宗亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42