一种半导体结构及其制造方法技术

本发明专利技术提供一种半导体结构及其制造方法，所述方法包括步骤：S1：提供一表面设有导电互连结构的衬底，所述导电互连结构包括第一导电层，所述第一导电层包括若干分立设置的线路结构；S2：在所述线路结构暴露的表面形成绝缘被覆层，所述绝缘被覆层在所述线路结构之间形成有沟槽；S3：采用高密度等离子体化学气相沉积法在所述绝缘被覆层上形成绝缘气封层，所述绝缘气封层封闭所述沟槽的开口，以形成在所述线路结构之间的线路间绝缘气囊。本发明专利技术通过调节高密度等离子体化学沉积过程中的工艺条件，可以方便控制线路间绝缘气囊的位置及尺寸，在不影响导电结构隔离效果的前提下，有效改善器件的阻容延迟、降低导电线路之间的寄生电容、提高电子传输速率。

A semiconductor structure and its manufacturing method

The present invention provides a semiconductor structure and manufacturing method thereof, wherein the method comprises the steps of: providing a substrate of a S1 surface is provided with a conductive interconnect structure, the conductive interconnect structure includes a first conductive layer, the first conductive layer comprises a plurality of discrete set line structure; S2: insulating coating layer formed on the surface of the exposed structure the line, the insulating coating layer between the line structure is formed with a groove; S3: using high density plasma chemical vapor deposition of insulating gas seal to form a coating layer on the opening of the insulating gas seal closure of the trench, which is formed between the wiring structure between lines insulation bag. The present invention by adjusting the process conditions of high density plasma chemical deposition process, you can easily control the line insulation between the position and size of the airbag in the premise of not affecting the isolation effect of the conductive structure, effectively improve the device resistance capacitance delay, reduce the parasitic capacitance between the conductive lines, improve electron transport rate.

【技术实现步骤摘要】
一种半导体结构及其制造方法
本专利技术属于集成电路制造领域，涉及一种半导体结构及其制造方法。
技术介绍
美国专利US6653223B1公开了一种在微电子制造中形成双镶嵌孔的方法，其采用图案化的第一介电层来限定通孔的至少一部分。图案化的第一电介质层上覆盖有第二介电层，且第二介电层在通孔位置处形成有空隙，从而形成不完全填充的通孔。因此，当在所述第二介电层中形成与通孔邻接的沟槽时，在由不完全填充的通孔形成的重新打开的通孔的过程中，空隙提供增强的尺寸控制。也就是说，在集成电路制造中，空隙可以被利用来增强对双镶嵌孔的尺寸控制。介质层中的空隙也可以有其它用途。例如，由于空气的介电常数只有1.005，远低于二氧化硅的介电常数3.9，根据公式其中C为电容，ε为介电常数，A为金属极板的相对面积，d为金属极板之间的距离(或者介电层的厚度)，相对于采用二氧化硅介电层的电容器，当电容器采用空气介电层时，其电容将大大降低。而在集成电路(例如动态随机存取存储器，简称DRAM)的后道(BEOL)工艺中会形成金属互连结构，其包括多层金属线路，相邻金属线路层之间导电柱层连接，并通过介电层隔离，若在介电层中制作空洞结构本文档来自技高网...

【技术保护点】
一种半导体结构的制造方法，其特征在于，包括以下步骤：提供一表面设有导电互连结构的衬底，所述导电互连结构包括第一导电层，所述第一导电层包括若干分立设置的线路结构；在所述线路结构暴露的表面形成绝缘被覆层，所述绝缘被覆层在所述线路结构之间形成有沟槽；采用高密度等离子体化学气相沉积法在所述绝缘被覆层上形成绝缘气封层，其中，所述绝缘气封层封闭所述沟槽的开口，以形成在所述线路结构之间的线路间绝缘气囊，所述线路间绝缘气囊在所述绝缘被覆层的限制下不显露所述线路结构，并且所述线路间绝缘气囊在所述绝缘气封层的限制下具有高度不超过所述线路结构的上表面。

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，包括以下步骤：提供一表面设有导电互连结构的衬底，所述导电互连结构包括第一导电层，所述第一导电层包括若干分立设置的线路结构；在所述线路结构暴露的表面形成绝缘被覆层，所述绝缘被覆层在所述线路结构之间形成有沟槽；采用高密度等离子体化学气相沉积法在所述绝缘被覆层上形成绝缘气封层，其中，所述绝缘气封层封闭所述沟槽的开口，以形成在所述线路结构之间的线路间绝缘气囊，所述线路间绝缘气囊在所述绝缘被覆层的限制下不显露所述线路结构，并且所述线路间绝缘气囊在所述绝缘气封层的限制下具有高度不超过所述线路结构的上表面。2.根据权利要求1所述的半导体结构的制造方法，其特征在于：所述线路结构包括自下而上依次连接的线路底层、线路主层及线路顶层，所述线路底层的底面形成于第一平面，所述线路顶层的顶面形成于第二平面，所述线路间绝缘气囊的顶端不高于所述第二平面，所述线路间绝缘气囊的底端不低于所述第一平面。3.根据权利要求2所述的半导体结构的制造方法，其特征在于：所述线路顶层的横截面尺寸大于所述线路主层的横截面尺寸。4.根据权利要求1所述的半导体结构的制造方法，其特征在于：所述线路间绝缘气囊的宽度范围是64.5-74.5nm，高度范围是91-111nm。5.根据权利要求1所述的半导体结构的制造方法，其特征在于：所述线路间绝缘气囊中的气体包括氧气、氢气、氦气、硅烷、氧气中的一种或多种；所述线路间绝缘气囊中的压强范围是5-30mTorr。6.根据权利要求1所述的半导体结构的制造方法，其特征在于：所述绝缘被覆层的形成是采用化学气相沉积法以正硅酸四乙酯(TEOS)作为硅源而沉积得到，所述绝缘被覆层的材料包括二氧化硅。7.根据权利要求1所述的半导体结构的制造方法，其特征在于：所述绝缘被覆层的厚度范围是68-72nm。8.根据权利要求1所述的半导体结构的制造方法，其特征在于：所述绝缘气封层的形成是采用硅烷作为硅源、采用氧气作为氧源、采用氦气或氩气作为溅射气体以沉积得到，所述绝缘气封层的材料包括二氧化硅。9.根据权利要求1所述的半导体结构的制造方法，其特征在于：于所述绝缘气封层的形成中，将所述衬底放置于反应室内底座上，在所述底座上施加高频射频电源，在反应室顶部施加低频射频电源，进行高密度等离子体化学气相沉积得到所述绝缘气封层；所述高频射频电源采用的频率范围是13-14MHz，所述低频射频电源采用的频率范围是200-400kHz，所述高频射频电源采用的功率范围是7000-9000W，将所述绝缘气封层的沉积速率/溅射速率比值控...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：睿力集成电路有限公司，
类型：发明
国别省市：安徽,34