内插器、半导体封装和制造内插器的方法技术

一种制造内插器的方法包括：提供载体基板；在载体基板上形成单元再分布层，该单元再分布层包括导电通路插塞和导电再分布线；以及从单元再分布层去除载体基板。形成单元再分布层包括：形成包括第一通路孔图案的第一光敏图案层；在第一光敏图案层上形成第二光敏图案层，第二光敏图案层包括第二通路孔图案和再分布图案；用导电材料至少部分地填充第一通路孔图案、第二通路孔图案和再分布图案的内部；以及执行平坦化以使单元再分布层的顶表面变平。根据该方法，在导电结构下面没有底切发生并且在相邻的导电结构之间没有气泡，因而器件可靠性增强并且图案精确性被实现。

Interpolator, semiconductor package, and method of manufacturing an interpolator

A method for manufacturing an interposer includes: providing a carrier substrate; forming a unit redistribution layer on the carrier substrate; the unit redistribution layer includes a conductive path plug and a conductive redistribution line; and removing the carrier substrate from the unit redistribution layer. Forming unit redistribution layer includes forming a first patterned photosensitive layer includes a first via hole pattern; forming a second pattern layer on the first photosensitive photosensitive pattern layer second, a photosensitive pattern layer includes second vias pattern and redistribution pattern; with conductive material at least partially filled first via hole pattern, second hole pattern and distribution channel the pattern of internal and surface planarization; top executive to make unit redistribution layer flattening. According to this method, there is no undercut in the conductive structure and there is no bubble between adjacent conductive structures, thus the device reliability is enhanced and the pattern accuracy is realized.

【技术实现步骤摘要】
内插器、半导体封装和制造内插器的方法
本专利技术构思涉及内插器(interposer)、半导体封装、以及制造内插器的方法，更具体地，涉及内插器、半导体封装以及制造内插器的方法，该内插器能够提高器件可靠性并实现图案准确度，而在导电结构下面没有底切并且在相邻的导电结构之间没有气泡。
技术介绍
随着半导体被高度地集成，也需要在集成印刷电路板方面的进步。在一些情况下，使用在其中用于再分布信号/数据的内插器被插入在半导体芯片与封装基板之间的封装结构。因为使用硅基板的内插器难以制造并且还很贵，所以还能够被大量生产的相对廉价的再分布(RDL)内插器会是合意的。
技术实现思路
根据本专利技术构思的一方面，提供一种制造内插器的方法，该方法包括：提供载体基板；在载体基板上形成单元再分布层，该单元再分布层包括导电通路插塞和导电再分布线；以及从单元再分布层去除载体基板，其中形成单元再分布层包括：形成包括第一通路孔图案的第一光敏图案层；在第一光敏图案层上形成第二光敏图案层，第二光敏图案层包括第二通路孔图案和再分布图案；用导电材料至少部分地填充第一通路孔图案、第二通路孔图案和再分布图案的内部；以及平坦化单元再分布层本文档来自技高网...

【技术保护点】
一种制造内插器的方法，所述方法包括：提供载体基板；在所述载体基板上形成单元再分布层，所述单元再分布层包括导电通路插塞和导电再分布线；以及从所述单元再分布层去除所述载体基板，其中形成所述单元再分布层包括：形成包括第一通路孔图案的第一光敏图案层；在所述第一光敏图案层上形成第二光敏图案层，所述第二光敏图案层包括第二通路孔图案和再分布图案；用导电材料至少部分地填充所述第一通路孔图案、所述第二通路孔图案和所述再分布图案的内部；以及平坦化所述单元再分布层以形成平的顶表面。

【技术特征摘要】
2016.05.12 KR 10-2016-00582341.一种制造内插器的方法，所述方法包括：提供载体基板；在所述载体基板上形成单元再分布层，所述单元再分布层包括导电通路插塞和导电再分布线；以及从所述单元再分布层去除所述载体基板，其中形成所述单元再分布层包括：形成包括第一通路孔图案的第一光敏图案层；在所述第一光敏图案层上形成第二光敏图案层，所述第二光敏图案层包括第二通路孔图案和再分布图案；用导电材料至少部分地填充所述第一通路孔图案、所述第二通路孔图案和所述再分布图案的内部；以及平坦化所述单元再分布层以形成平的顶表面。2.根据权利要求1所述的方法，其中所述第一光敏图案层和所述第二光敏图案层包括负性的光敏聚合材料。3.根据权利要求2所述的方法，其中所述第一光敏图案层和所述第二光敏图案层的至少之一包括光敏聚酰亚胺(PSPI)树脂。4.根据权利要求1所述的方法，其中所述第二通路孔图案交叠所述第一通路孔图案。5.根据权利要求4所述的方法，其中所述第二通路孔图案的内径小于所述第一通路孔图案的内径。6.根据权利要求1所述的方法，其中所述导电通路插塞的顶表面、所述导电再分布线的顶表面和所述第二光敏图案层的顶表面共面。7.根据权利要求1所述的方法，其中所述单元再分布层在所述载体基板上的所述形成被重复两次或更多次。8.根据权利要求7所述的方法，其中最上面的单元再分布层具有平的顶表面。9.根据权利要求1所述的方法，其中所述第一光敏图案层仅包括所述第一通路孔图案。10.根据权利要求1所述的方法，其中用于使所述单元再分布层的所述顶表面平的所述平坦化通过机械切削方法执行。11.根据权利要求10所述的方法，包括：在形成所述单元再分布层的每个操作中执行所述机械切削方法以平坦化所述单元再分布层的所述顶表面。12.根据权利要求1所述的方法，还包括：在用所述导电材料至少部分地填充所述第一通路孔图案、所述第二通路孔图案和所述再分布图案的所述内部之前并且在形成所述第二光敏图案层之后，烘烤所述第二光敏图案层。13.根据权利要求12所述的方法，其中所述第二光敏图案层的所述烘烤在大约150℃至大约400℃的温度下执行大约1分钟至大约2小时。14.根据权利要求1所述的方法，其中用所述导电材料至少部分地填充所述第一通路孔图案、所述第二通路孔图案和所述再分布图案的所述内部包括：在所述第一通路孔图案、所述第二通路孔图案和所述再分布图案的暴露表面上形成籽晶层；以及在所述籽晶层上生长导电层，其中所述籽晶层形成在所述第一通路孔图案、所述第二通路孔图案和所述再分布图案的底表面和侧壁上。15.根据权利要求14所述的方法，其中形成所述籽晶层通过溅射执行。16.一种包括至少一个单元再分布层的内插器，其中所述至少一个单元再分布层包括导电通路插塞和导电再分布线，以及所述至少一个单元再分布层...

【专利技术属性】
技术研发人员：姜芸炳，赵泰济，李赫宰，赵汊济，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR