半导体装置的制造方法以及半导体装置制造方法及图纸
Manufacturing method of semiconductor device and semiconductor device
The present invention provides a technique for suppressing the accumulation of an electric field near the periphery of a trench bottom without ion implantation of a p impurity. Is a method of manufacturing a semiconductor device having a trench gate structure in which the N type semiconductor region is formed in the process, at least a portion of the N type semiconductor layer is located below the N type semiconductor region of the formation, diffusion of P type impurity P type impurity P type semiconductor layer includes a diffusion region.
【技术实现步骤摘要】
半导体装置的制造方法以及半导体装置
本专利技术涉及半导体装置的制造方法以及半导体装置。
技术介绍
以往，公知有具有沟槽式绝缘结构的半导体装置(例如，专利文献1～3)。在专利文献1～3中，已知有由于抑制电场集中在沟槽底面的外周附近，所以在沟槽底面的外周附近通过离子注入设置p型半导体区域的方法。专利文献1：日本特开平6-224437号公报专利文献2：日本特开2001-267570号公报专利文献3：日本特开2009-117593号公报然而，例如，有如氮化镓(GaN)系半导体那样，难以通过离子注入来形成p型半导体区域的半导体。另外，存在通过离子注入在半导体内产生结晶的缺陷的情况、即使通过热处理也难以使该缺陷恢复的情况。因此，寻求一种不进行p型杂质的离子注入，便抑制电场集中在沟槽底面的外周附近的技术。
技术实现思路
本专利技术是为了解决上述课题的至少一部分而完成的，能够作为以下的方式来实现。(1)根据本专利技术的一个方式，提供一种具有沟槽栅结构的半导体装置的制造方法。该半导体装置的制造方法具备：在包含n型杂质的n型半导体层上层叠包含p型杂质的p型半导体层的层叠工序；通过向上述p...
【技术保护点】
一种半导体装置的制造方法，是具有沟槽栅结构的半导体装置的制造方法，其特征在于，具备：层叠工序，在包含n型杂质的n型半导体层上层叠包含p型杂质的p型半导体层；n型半导体区域形成工序，向所述p型半导体层离子注入n型杂质并进行用于使所述离子注入的n型杂质激活的热处理，从而在所述p型半导体层的至少一部分形成n型半导体区域；以及沟槽形成工序，形成贯穿所述p型半导体层并凹入到所述n型半导体层的沟槽，在所述n型半导体区域形成工序中，在位于所述n型半导体区域的下方的所述n型半导体层的至少一部分，形成所述p型半导体层所包含的p型杂质扩散的p型杂质扩散区域。
【技术特征摘要】
2016.03.24 JP 2016-0599031.一种半导体装置的制造方法，是具有沟槽栅结构的半导体装置的制造方法，其特征在于，具备：层叠工序，在包含n型杂质的n型半导体层上层叠包含p型杂质的p型半导体层；n型半导体区域形成工序，向所述p型半导体层离子注入n型杂质并进行用于使所述离子注入的n型杂质激活的热处理，从而在所述p型半导体层的至少一部分形成n型半导体区域；以及沟槽形成工序，形成贯穿所述p型半导体层并凹入到所述n型半导体层的沟槽，在所述n型半导体区域形成工序中，在位于所述n型半导体区域的下方的所述n型半导体层的至少一部分，形成所述p型半导体层所包含的p型杂质扩散的p型杂质扩散区域。2.根据权利要求1所述的半导体装置的制造方法，其特征在于，在所述层叠的方向上，所述p型杂质扩散区域的底面位于与所述沟槽的底面相同的面，或者比所述沟槽的底面靠下。3.根据权利要求2所述的半导体装置的制造方法，其特征在于，所述沟槽形成工序在所述n型半导体区域...
【专利技术属性】
技术研发人员：冈彻，田中成明，
申请(专利权)人：丰田合成株式会社，
类型：发明
国别省市：日本,JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。