半导体封装及其制造方法技术

本发明专利技术公开一种半导体封装及其制造方法。根据本发明专利技术的实施例的半导体封装包括：布线部，其包括多个层，所述多个层包括绝缘层和布线层；半导体芯片，封装在所述布线部上，并通过键合垫与所述布线层电连接；盖部件，覆盖所述半导体芯片和所述布线部的侧面，并与至少一个所述布线层接触；以及包封材，密封所述盖部件。因此，盖部件覆盖半导体芯片，并与形成在半导体芯片下方的布线部接触，从而能够减少电磁波干扰现象，能够使半导体封装的操作间噪音最小化，并提高信号速度。

Semiconductor package and its manufacturing method

The present invention discloses a semiconductor package and its manufacturing method. According to an embodiment of the present invention includes a semiconductor package: the wiring section, which comprises a plurality of layers, the plurality of layers including an insulating layer and a wiring layer; a semiconductor chip package wiring in the Department, and through the bonding pad and the wiring layer is electrically connected; a cover member, covered on the side of the half a semiconductor chip and the wiring portion, and at least one of the wiring layers and contact; encapsulation material, sealing the cover member. Therefore, the cover part covers the semiconductor chip and contacts with the wiring part formed under the semiconductor chip, so as to reduce the electromagnetic interference phenomenon, minimize the noise between the operation of the semiconductor package and improve the signal speed.

【技术实现步骤摘要】
半导体封装及其制造方法
本专利技术涉及一种半导体封装及其制造方法，更具体而言，涉及一种每个半导体封装都能够减少电磁波干扰现象的半导体封装及其制造方法。
技术介绍
近年来，随着因工艺技术的精细化以及功能的多样化而半导体元件的芯片尺寸减小以及输入输出端子的数量增加，电极垫间距越来越微细化，并且各种功能的融合度加速，因此出现了将多个元件集成在一个封装内的系统级封装技术。并且，系统级封装技术正在变化为能够保持短的信号距离以最小化操作间噪音并提高信号速度的三维堆叠技术形态。近年来，随着电子元器件的操作速度加快且附加有各种功能，能够减少元器件之间的电磁波干扰现象(ElectroMagneticInterference；EMI)成为主要课题。以往，在印刷电路基板(PCB)和连接器上适用EMI屏蔽工艺，但是由于与单个封装上进行EMI屏蔽的情况相比，屏蔽性能下降，整个系统的大小增大，受此制约，最近正向在核心芯片上直接适用EMI屏蔽技术的方向变化。但是，对于现有的晶圆级封装(waferlevelpackage；WLP)而言，由于按晶圆级完成工艺，因此很难插入另外的屏蔽工艺，而且即使进行屏蔽，也需要以单个本文档来自技高网...

【技术保护点】
一种半导体封装，包括：布线部，其包括多个层，所述多个层包括绝缘层和布线层；半导体芯片，封装在所述布线部上，并通过键合垫与所述布线层电连接；盖部件，覆盖所述半导体芯片和所述布线部的侧面，并与至少一个所述布线层接触；以及包封材，密封所述盖部件。

【技术特征摘要】
2016.05.13 KR 10-2016-00588251.一种半导体封装，包括：布线部，其包括多个层，所述多个层包括绝缘层和布线层；半导体芯片，封装在所述布线部上，并通过键合垫与所述布线层电连接；盖部件，覆盖所述半导体芯片和所述布线部的侧面，并与至少一个所述布线层接触；以及包封材，密封所述盖部件。2.根据权利要求1所述的半导体封装，其中，所述布线部包括：再布线层，与所述半导体芯片的所述键合垫连接；第一绝缘层，配置在所述半导体芯片与所述再布线层之间；凸块下部金属层，与所述再布线层连接；以及第二绝缘层，配置在所述再布线层与所述凸块下部金属层之间。3.根据权利要求2所述的半导体封装，还包括与所述凸块下部金属层连接的外部连接端子。4.根据权利要求1所述的半导体封装，其中，所述盖部件的侧面具有阶梯层。5.根据权利要求4所述的半导体封装，其中，所述盖部件的阶梯层在与所述布线层接触的区域向侧面突出。6.根据权利要求1所述的半导体封装，其中，所述盖部件是能够屏蔽电磁波干扰现象(EMI)的屏蔽材料。7.根据权利要求1所述的半导体封装，其中，所述盖部件包括从由金属和陶瓷组成的组中选择的一种以上，所述盖部件包括从由铜(Cu)、金(Au)、银(Ag)及钛(Ti)组成的组中选择的一种以上。8.根据权利要求1所述的半导体封装，其中，在所述半导体芯片的一侧或者两侧具有通过半锯来形成的阶梯层。9.根据权利要求8所述的半导体封装，其中，所述布线层覆盖所述阶梯层，并与所述盖部件接触。10.一种半导体封装的制造方法，包括以下步骤：提供包括键合垫的半导体基板；在所述半导体基板上形成布线部，所述布线部包括多个层并与所述键...

【专利技术属性】
技术研发人员：金一焕，李俊奎，尹慜妸，吴东勋，金台源，
申请(专利权)人：NEPES株式会社，
类型：发明
国别省市：韩国,KR