The automatic test platform and test method of the invention discloses a high-speed ADC chip, including ADC board, test board, FPGA core board, PC and test equipment; ADC chip basic circuit ADC motherboard includes device placement device, the measured ADC chip connected to the ADC chip and chip interface leads to the basic circuit; ensure that the measured ADC chip work; chip interface leads to the measured ADC chip need to measure the interface and test out the motherboard through high-speed interface; test motherboard connected ADC and FPGA core board FPGA board; the core board is connected with the host computer, to complete the task of program control and data processing of the host computer and FPGA core; in communication, is used to control the testing process; test equipment including signal source and power supply, signal and power supply of the automatic test platform needed. The invention can quickly test the performance parameters of high-speed ADC.
【技术实现步骤摘要】
高速ADC芯片的自动测试平台及测试方法
本专利技术属于集成电路芯片的测试
,尤其涉及应用于高速模数转换器芯片的自动测试平台及测试方法。
技术介绍
高速ADC芯片(模数转换器)被广泛应用在雷达﹑光通讯、软件无线电和移动通信等领域。随着ADC芯片的转换速率和采样精度的不断提高,产品量产后大量芯片的测试任务繁重并且非常重要,也对现有的测试系统提出更高的要求;测试任务包括测试ADC芯片的各种特性参数:静态特性、动态特性、数据\时钟输出端特性及电源功耗特性等。现在芯片制造领域的芯片量产测试是采用以测试机台为主的测试方案,如ATE设备(AutomaticTestEquipment)。测试机台根据测试要求和参考设定方案,采用现有的硬件和软件开发平台,利用标准测试和链路连接等技术实现自动化测试。它可以实现一定程度的芯片大量快速和自动化测试,但基于该设备的测试方案有诸多限制,尤其对于高速ADC芯片兼顾精度和高速率的测试需求在自动化快速测试中很难得到满足,如为了保证被测芯片的静态特性和动态特性参数的测试精度,需要提供可调频率幅值或高精度模拟输入信号;对于被测高速ADC芯片数据输出接口的数据,处理核心需要根据接收数据速率提供可调节延时的延时IO模块,并针对高速ADC提供可校准同步的算法驱动;需要高速运算核心保证参数处理算法的快速运行;并需要相应的上位机控制模块控制流程或测试设备并显示和存储结果;完成上述功能的同时,还要保证整个测试流程耗时短、全自动。综上,高速ADC测试领域对更有效的测试方案和方法有迫切的要求。
技术实现思路
本专利技术的目的在于提供一种高速ADC芯片的自动测 ...
【技术保护点】
高速ADC芯片的自动测试平台,其特征在于,包括ADC子板、测试母板、FPGA核心板、上位机和测试设备;ADC子板包含放置被测ADC芯片的装置、连接ADC芯片的装置的ADC芯片基本工作电路和引出的芯片接口;基本工作电路保证被测ADC芯片正常工作;引出的芯片接口将被测ADC芯片需要测量的接口引出来和测试母板通过高速接口相连;测试母板连接ADC子板和FPGA核心板;FPGA核心板连接上位机,用于完成程序控制和数据处理的任务;上位机与FPGA核心板通信,用于控制测试流程;测试设备包括信号源和电源,提供整个自动测试平台所需要的信号和供电。
【技术特征摘要】
1.高速ADC芯片的自动测试平台,其特征在于,包括ADC子板、测试母板、FPGA核心板、上位机和测试设备;ADC子板包含放置被测ADC芯片的装置、连接ADC芯片的装置的ADC芯片基本工作电路和引出的芯片接口;基本工作电路保证被测ADC芯片正常工作;引出的芯片接口将被测ADC芯片需要测量的接口引出来和测试母板通过高速接口相连;测试母板连接ADC子板和FPGA核心板;FPGA核心板连接上位机,用于完成程序控制和数据处理的任务;上位机与FPGA核心板通信,用于控制测试流程;测试设备包括信号源和电源,提供整个自动测试平台所需要的信号和供电。2.根据权利要求1所述的高速ADC芯片的自动测试平台,其特征在于,测试母板上的测试电路分为输入电路和输出电路;输入电路:用于输入两种激励信号,一种是频率幅值可调的稳定正弦波,一种是高精度稳定电平的输入直流;输出电路:用于测量被测ADC芯片输出端口的静态电平特性和时序特征精度。3.根据权利要求1所述的高速ADC芯片的自动测试平台,其特征在于,ADC子板和测试母板为分体结构,并通过高速接口连接;或者ADC子板与测试母板为整体结构,设置于同一电路板上。4.根据权利要求1所述的高速ADC芯片的自动测试平台,其特征在于,FPGA核心板的程序控制为:一是接收上位机命令,完成整个测试流程,二是控制测试母板上电路芯片完成相应功能;数据处理:FPGA核心板接收被测ADC芯片数据和测试母板电路芯片数据,运算算法对采集数据处理后将数据发给上位机。5.根据权利要求2所述的高速ADC芯片的自动测试平台,其特征在于,测试母板输入电路包括外部输入信号电路、DAC电路和射频开关;测试母板的输出电路包括ADC电路、开关阵列和FMC接口模块;外部输入信号电路接收外部信号源仪器设备输入的单端信号,转成差分信号;外部输入信号电路输出的信号和DAC芯片输出的信号,通过二选一射频开关切换作为被测ADC芯片的信号输入;连接上位机的外部信号源设备通过高频SMA接口连接射频开关;FMC接口模块连接DAC芯片、射频开关、ADC电路和开关阵列;DAC芯片输出覆盖被测ADC芯片满量程的高精度稳定电平,外部信号源设备输出的信号和DAC芯片输出信号通过二选一射频开关切换作为被测ADC芯片的信号输入。6.根据权利要求5所述的高速ADC芯片的自动测试平台,其特征在于,FPGA核心板与FMC接口模块连接;通过FMC模...
【专利技术属性】
技术研发人员:王潜,
申请(专利权)人:苏州迅芯微电子有限公司,
类型:发明
国别省市:江苏,32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。