双源跟随器、缓冲电路以及模数转换器制造技术

本发明专利技术公开了一种双源跟随器、缓冲电路以及模数转换器。双源跟随器包括：第一源跟随器模块和第二源跟随器模块；第一源跟随器模块包括串联的第一电流源和第一晶体管；第二源跟随器模块包括串联的第二电流源和第二晶体管；第一晶体管与第二晶体管的晶体管类型不同；第一源跟随器模块还包括第一跟随子单元，第一跟随子单元的第一端与第一晶体管的漏极电连接，第一跟随子单元的第二端与双源跟随器的第一电源连接端电连接，第一跟随子单元的控制端与第二源跟随器模块的输出端电连接，第一跟随子单元用于根据其控制端电位调整其第一端电位。本发明专利技术能够抑制沟道长度调制效应。发明专利技术能够抑制沟道长度调制效应。发明专利技术能够抑制沟道长度调制效应。

【技术实现步骤摘要】
双源跟随器、缓冲电路以及模数转换器


[0001]本专利技术涉及源跟随器
，尤其涉及一种双源跟随器、缓冲电路以及模数转换器。

技术介绍

[0002]源跟随器常作为高速高精度模数转换模器中的输入缓冲器，常用于高速高精度模数转换器的最前端，其线性度直接限制了模数转换器整体的线性度。
[0003]然而，现有的源跟随器因为输入管沟道长度调制效应，使得现有的源跟随器线性度较差。

技术实现思路

[0004]本专利技术提供了一种双源跟随器、缓冲电路以及模数转换器，以抑制源跟随器中输入管的沟道长度调制效应。
[0005]根据本专利技术的一方面，提供了一种双源跟随器，所述双源跟随器包括：第一源跟随器模块和第二源跟随器模块；
[0006]所述第一源跟随器模块包括串联的第一电流源和第一晶体管，所述第一晶体管的栅极作为所述第一源跟随器模块的输入端，所述第一晶体管的源极作为所述第一源跟随器模块的输出端；所述第二源跟随器模块包括串联的第二电流源和第二晶体管，所述第二晶体管的栅极作为所述第二源跟随器模块的输入端，所述第二晶体管的源极作为所述第二源跟随器模块的输出端；所述第一晶体管与所述第二晶体管的晶体管类型不同；
[0007]所述第一源跟随器模块还包括第一跟随子单元，所述第一跟随子单元的第一端与所述第一晶体管的漏极电连接，所述第一跟随子单元的第二端与所述双源跟随器的第一电源连接端电连接，所述第一跟随子单元的控制端与所述第二源跟随器模块的输出端电连接，所述第一跟随子单元用于根据其控制端电位调整其第一端电位。
[0008]可选地，所述第一跟随子单元包括第三晶体管，所述第三晶体管的源极作为所述第一跟随子单元的第一端，所述第三晶体管的漏极作为所述第一跟随子单元的第二端，所述第三晶体管的栅极作为所述第一跟随子单元的控制端；所述第三晶体管的类型与所述第一晶体管的类型相同。
[0009]可选地，所述第三晶体管的栅长大于所述第一晶体管的栅长。
[0010]可选地，所述第一源跟随器模块的输出端与所述第二晶体管的漏极电连接。
[0011]可选地，所述第一晶体管为P型晶体管，所述第二晶体管为N型晶体管；
[0012]所述第一电流源的第一端与所述双源跟随器的第二电源连接端电连接，所述第一电流源的第二端与所述第一晶体管的源极电连接；
[0013]所述第二电流源的第一端与所述第一电源连接端电连接，所述第二电流源的第二端与所述第二晶体管的源极电连接，所述第二晶体管的漏极与所述第一晶体管的源极电连接；
[0014]其中，所述第一电源连接端用于接地，所述第二电源连接端用于连接预设电源。
[0015]可选地，所述第一晶体管为N型晶体管，所述第二晶体管为P型晶体管；
[0016]所述第一电流源的第一端与所述双源跟随器的第二电源连接端电连接，所述第一电流源的第二端与所述第一晶体管的源极电连接；
[0017]所述第二电流源的第一端与所述第一电源连接端电连接，所述第二电流源的第二端与所述第二晶体管的源极电连接，所述第二晶体管的漏极与所述第一晶体管的源极电连接；
[0018]其中，所述第一电源连接端用于连接预设电源，所述第二电源连接端用于接地。
[0019]可选地，所述第二源跟随器模块还包括第二跟随子单元；所述第二跟随子单元的第一端与所述第二晶体管的漏极电连接，所述第二跟随子单元的第二端与所述双源跟随器的第二电源连接端电连接，所述第二跟随子单元的控制端与所述第一源跟随器模块的输出端电连接，所述第二跟随子单元用于根据其控制端电位调整其第一端电位。
[0020]可选地，所述第二跟随子单元包括第四晶体管，所述第四晶体管的源极作为所述第二跟随子单元的第一端，所述第四晶体管的漏极作为所述第二跟随子单元的第二端，所述第四晶体管的栅极作为所述第二跟随子单元的控制端；所述第四晶体管与所述第二晶体管的晶体管类型相同。
[0021]可选地，所述第一源跟随器模块的输入端与所述第二源跟随器模块的输入端电连接后作为所述双源跟随器的输入端；
[0022]或者，所述第一源跟随器模块的输入端作为所述双源跟随器的第一输入端，所述第二源跟随器模块的输入端作为所述双源跟随器的第二输入端。
[0023]根据本专利技术的另一方面，提供了一种缓冲电路，所述缓冲电路包括上述的双源跟随器。
[0024]根据本专利技术的另一方面，提供了一种模数转换器(ADC)，所述模数转换器包括上述的缓冲电路。
[0025]本专利技术实施例的技术方案，采用的双源跟随器包括：第一源跟随器模块和第二源跟随器模块；第一源跟随器模块包括串联的第一电流源和第一晶体管，第一晶体管的栅极作为第一跟随器单元的输入端，第一晶体管的源极作为第一跟随器单元的输出端；第二源跟随器模块包括串联的第二电流源和第二晶体管，第二晶体管的栅极作为第二源跟随器模块的输入端，第二晶体管的源极作为第二源跟随器模块的输出端；第一晶体管与第二晶体管的晶体管类型不同；第一源跟随器模块还包括第一跟随子单元，第一跟随子单元的第一端与第一晶体管的漏极电连接，第一跟随子单元的第二端与双源跟随器的第一电源连接端电连接，第一跟随子单元的控制端与第二源跟随器模块的输出端电连接，第一跟随子单元用于根据其控制端电位调整其第一端电位。通过设置第一源跟随器单元，使得第一晶体管漏极的电位变化趋势与第一晶体管的源极变化趋势相同，从而抑制第一晶体管的沟道长度调制效应，提高第一源跟随器模块的线性度。
[0026]应当理解，本部分所描述的内容并非旨在标识本专利技术的实施例的关键或重要特征，也不用于限制本专利技术的范围。本专利技术的其它特征将通过以下的说明书而变得容易理解。
附图说明
[0027]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0028]图1为本专利技术实施例提供的一种双源跟随器的电路结构示意图；
[0029]图2为本专利技术实施例提供的又一种双源跟随器的电路结构示意图；
[0030]图3为本专利技术实施例提供的又一种双源跟随器的电路结构示意图；
[0031]图4为本专利技术实施例提供的又一种双源跟随器的电路结构示意图；
[0032]图5为本专利技术实施例提供的又一种双源跟随器的电路结构示意图；
[0033]图6为本专利技术实施例提供的又一种双源跟随器的电路结构示意图。
具体实施方式
[0034]为了使本
的人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分的实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。
[0035]需要说明的是，本专利技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双源跟随器，其特征在于，所述双源跟随器包括：第一源跟随器模块和第二源跟随器模块；所述第一源跟随器模块包括串联的第一电流源和第一晶体管，所述第一晶体管的栅极作为所述第一源跟随器模块的输入端，所述第一晶体管的源极作为所述第一源跟随器模块的输出端；所述第二源跟随器模块包括串联的第二电流源和第二晶体管，所述第二晶体管的栅极作为所述第二源跟随器模块的输入端，所述第二晶体管的源极作为所述第二源跟随器模块的输出端；所述第一晶体管与所述第二晶体管的晶体管类型不同；所述第一源跟随器模块还包括第一跟随子单元，所述第一跟随子单元的第一端与所述第一晶体管的漏极电连接，所述第一跟随子单元的第二端与所述双源跟随器的第一电源连接端电连接，所述第一跟随子单元的控制端与所述第二源跟随器模块的输出端电连接，所述第一跟随子单元用于根据其控制端电位调整其第一端电位。2.根据权利要求1所述的双源跟随器，其特征在于，所述第一跟随子单元包括第三晶体管，所述第三晶体管的源极作为所述第一跟随子单元的第一端，所述第三晶体管的漏极作为所述第一跟随子单元的第二端，所述第三晶体管的栅极作为所述第一跟随子单元的控制端；所述第三晶体管的类型与所述第一晶体管的类型相同。3.根据权利要求2所述的双源跟随器，其特征在于，所述第三晶体管的栅长大于所述第一晶体管的栅长。4.根据权利要求1所述的双源跟随器，其特征在于，所述第一源跟随器模块的输出端与所述第二晶体管的漏极电连接。5.根据权利要求4所述的双源跟随器，其特征在于，所述第一晶体管为P型晶体管，所述第二晶体管为N型晶体管；所述第一电流源的第一端与所述双源跟随器的第二电源连接端电连接，所述第一电流源的第二端与所述第一晶体管的源极电连接；所述第二电流源的第一端与...

【专利技术属性】
技术研发人员：江帆，周磊，武锦，
申请(专利权)人：苏州迅芯微电子有限公司，
类型：发明
国别省市：