用金属栅和逻辑器件形成自对准分裂栅存储单元阵列的方法技术

本发明专利技术公开了一种形成存储器件的方法，所述方法通过以下步骤进行：形成间隔开的第一区和第二区，在所述第一区和所述第二区之间具有沟道区；形成在所述沟道区的第一部分上方并且与所述第一部分绝缘的浮动栅；形成在所述浮动栅上方并且与所述浮动栅绝缘的控制栅；形成在所述第一区上方并且与所述第一区绝缘的擦除栅；以及形成在所述沟道区的第二部分上方并且与所述第二部分绝缘的选择栅。形成所述浮动栅包括在所述衬底上形成第一绝缘层，在所述第一绝缘层上形成第一导电层，以及执行两个单独的蚀刻以穿过所述第一导电层形成第一沟槽和第二沟槽。所述第一导电层的侧壁在所述第一沟槽处具有负斜率，并且所述第一导电层的侧壁在所述第二沟槽处是竖直的。

Method for forming self-aligned split gate memory cell array using metal gate and logic device

The invention discloses a method for forming a storage device, the method through the following steps: forming a first region and a second region spaced, with a channel region between the first region and the second region; in the first portion of the channel region above and formed with the first insulating part the floating gate; formed above the floating gate and the control gate and the floating gate insulation; formed over the first region and the erase gate first insulation; and the second part formed above the channel region and the gate insulating and selection of the second part. The formation of the floating gate includes a first insulating layer is formed on the substrate in the first insulating layer on the first conductive layer is formed, and performs two separate etching through the first conductive layer is formed on the first and second trenches. The sidewalls of the first conductive layer have a negative slope at the first groove, and the sidewalls of the first conductive layer are vertical at the second groove.

【技术实现步骤摘要】
【国外来华专利技术】相关申请本申请要求2015年1月23日提交的美国临时申请62/107,077的权益。
本专利技术涉及非易失性存储单元阵列。
技术介绍
本领域众所周知的是将分裂栅存储单元形成为此类单元的阵列。例如，美国专利7,868,375(出于所有目的以引用方式并入本文)公开了存储单元的阵列，其中每个存储单元包括浮动栅、控制栅或耦合栅、选择栅、擦除栅，它们全部形成在具有限定在源极区和漏极区之间的沟道区的衬底上。为了有效利用空间，存储单元成对地形成，其中每对共享共同的源极区和擦除栅。还已知的是在与存储单元的阵列相同的晶圆管芯上形成低电压逻辑器件和高电压逻辑器件两者。此类逻辑器件可包括晶体管，所述晶体管各自具有源极和漏极，以及控制源极和漏极之间的沟道区的导电性的多晶硅栅。
技术实现思路
形成存储器件的方法包括在第一导电类型的衬底中形成第二导电类型的间隔开的第一区和第二区，从而在第一区和第二区之间限定沟道区；形成浮动栅，该浮动栅设置在沟道区的与第一区相邻的第一部分上方并且与该第一部分绝缘；形成控制栅，该控制栅设置在浮动栅上方并且与该浮动栅绝缘；形成擦除栅，该擦除栅设置在第一区上方并且与该第一区绝缘；以及形成选本文档来自技高网...

【技术保护点】
一种形成存储器件的方法，所述方法包括：在第一导电类型的衬底中形成第二导电类型的间隔开的第一区和第二区，从而在所述第一区和所述第二区之间限定沟道区；形成浮动栅，所述浮动栅设置在所述沟道区的与所述第一区相邻的第一部分上方并且与所述第一部分绝缘；形成控制栅，所述控制栅设置在所述浮动栅上方并且与所述浮动栅绝缘；形成擦除栅，所述擦除栅设置在所述第一区上方并且与所述第一区绝缘；形成选择栅，所述选择栅在所述沟道区的与所述第二区相邻的第二部分上方并且与所述第二部分绝缘；其中所述形成所述浮动栅包括：在所述衬底上形成第一绝缘层，在所述第一绝缘层上形成第一导电层，执行第一蚀刻以穿过所述第一导电层形成第一沟槽，以及执...

【技术特征摘要】
【国外来华专利技术】2015.01.23 US 62/1070771.一种形成存储器件的方法，所述方法包括：在第一导电类型的衬底中形成第二导电类型的间隔开的第一区和第二区，从而在所述第一区和所述第二区之间限定沟道区；形成浮动栅，所述浮动栅设置在所述沟道区的与所述第一区相邻的第一部分上方并且与所述第一部分绝缘；形成控制栅，所述控制栅设置在所述浮动栅上方并且与所述浮动栅绝缘；形成擦除栅，所述擦除栅设置在所述第一区上方并且与所述第一区绝缘；形成选择栅，所述选择栅在所述沟道区的与所述第二区相邻的第二部分上方并且与所述第二部分绝缘；其中所述形成所述浮动栅包括：在所述衬底上形成第一绝缘层，在所述第一绝缘层上形成第一导电层，执行第一蚀刻以穿过所述第一导电层形成第一沟槽，以及执行不同于所述第一蚀刻的第二蚀刻以穿过所述第一导电层形成第二沟槽，其中所述浮动栅构成所述第一沟槽和所述第二沟槽之间的所述第一导电层，其中所述第一区设置在所述第一沟槽下方，其中所述第一导电层的侧壁在所述第一沟槽处具有负斜率，并且其中所述第一导电层的侧壁在所述第二沟槽处是竖直的。2.根据权利要求1所述的方法，其中所述形成所述选择栅包括将多晶硅层沉积在所述衬底上方并且与所述衬底绝缘，以及蚀刻穿过所述多晶硅层，留下所述多晶硅层的与所述浮动栅和所述控制栅侧向相邻并且与所述浮动栅和所述控制栅绝缘的第一块。3.根据权利要求2所述的方法，所述方法还包括通过以下步骤在所述衬底上形成第一逻辑器件：形成在所述衬底上方并且与所述衬底绝缘的第一逻辑栅；在所述衬底中形成所述第二导电类型的间隔开的第三区和第四区，从而在所述第三区和所述第四区之间限定第二沟道区；其中所述第一逻辑栅设置在所述第二沟道区上方并且通过以下步骤形成：蚀刻穿过所述多晶硅层，留下所述多晶硅层的第二块，去除所述多晶硅层的所述第二块并用构成所述第一逻辑栅的第一金属材料块替代所述多晶硅层的所述第二块。4.根据权利要求3所述的方法，所述方法还包括通过以下步骤在所述衬底上形成第二逻辑器件：形成在所述衬底上方并且与所述衬底绝缘的第二逻辑栅；在所述衬底中形成所述第二导电类型的间隔开的第五区和第六区，从而在所述第五区和所述第六区之间限定第三沟道区；其中所述第二逻辑栅设置在所述第三沟道区上方并且通过以下步骤形成：蚀刻穿过所述多晶硅层，留下所述多晶硅层的第三块，去除所述多晶硅层的所述第三块并用构成所述第二逻辑栅的第二金属材料块替代所述多晶硅层的所述第三块。5.根据权利要求4所述的方法，其中：所述第一逻辑栅通过第二绝缘层与所述衬底绝缘；所述第二逻辑栅通过第三绝缘层与所述衬底绝缘；所述第二绝缘层比所述第三绝缘层厚。6.根据权利要求4所述的方法，其中所述第一逻辑栅和所述第二逻辑栅各自具有比选择栅的高度低的高度。7.一种形成存储器件的方法，所述方法包括：在第一导电类型的衬底中形成第二导电类型的间...

【专利技术属性】
技术研发人员：JW杨，CM陈，MT吴，F周，X刘，CS苏，N杜，
申请(专利权)人：硅存储技术公司，
类型：发明
国别省市：美国;US