半导体存储装置制造方法及图纸
Semiconductor memory device
Embodiments provide a semiconductor memory device that improves the reliability of the data. Embodiments of the semiconductor memory device (1) include: a first memory cell capable of storing more than 2 bits of data; and word lines (WL) connected to the first memory cell. In a write operation of the first memory cell, a verification voltage is applied to the word line (WL) after applying a first number of write voltages during the first period of the write operation. A verification voltage is applied to the word line (WL) after a write voltage of second times more than the first number after the second period after the first period.
【技术实现步骤摘要】
半导体存储装置[相关申请]本申请享有以日本专利申请案2016-49720号(申请日：2016年3月14日)作为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
实施方式涉及一种半导体存储装置。
技术介绍
使用存储2位以上的数据的存储器单元的半导体存储装置为人所周知。
技术实现思路
实施方式提供一种能够提高数据的可靠性的半导体存储装置。实施方式的半导体存储装置具备：第一存储器单元，能够存储2位以上的数据；及字线，连接于第一存储器单元。在第一存储器单元的写入动作中，在写入动作的第一期间，对字线在施加第一次数的写入电压之后施加验证电压。在继第一期间之后的第二期间，对字线在施加比第一次数多的第二次数的写入电压之后施加验证电压。附图说明图1是第一实施方式的半导体存储装置的框图。图2是第一实施方式的半导体存储装置所具备的区块的电路图。图3是第一实施方式的半导体存储装置所具备的存储器单元的阈值分布。图4是第一实施方式的半导体存储装置中的写入动作的说明图。图5是第一实施方式的半导体存储装置中的写入动作的流程图。图6是第一实施方式的半导体存储装置中的写入动作...
【技术保护点】
一种半导体存储装置，其特征在于具备：第一存储器单元，能够存储2位以上的数据；及字线，连接于所述第一存储器单元；且在所述第一存储器单元的写入动作中，在所述写入动作的第一期间，对所述字线在施加第一次数的写入电压之后施加验证电压，在继所述第一期间之后的第二期间，对所述字线在施加比所述第一次数多的第二次数的写入电压之后施加验证电压。
【技术特征摘要】
2016.03.14 JP 2016-0497201.一种半导体存储装置，其特征在于具备：第一存储器单元，能够存储2位以上的数据；及字线，连接于所述第一存储器单元；且在所述第一存储器单元的写入动作中，在所述写入动作的第一期间，对所述字线在施加第一次数的写入电压之后施加验证电压，在继所述第一期间之后的第二期间，对所述字线在施加比所述第一次数多的第二次数的写入电压之后施加验证电压。2.根据权利要求1所述的半导体存储装置，其特征在于：在所述第一期间，对所述字线施加所述第一写入电压，在所述第二期间，对所述字线施加与所述第一写入电压不同的第二写入电压、及比所述第一及第二写入电压高的第三写入电压。3.根据权利要求1所述的半导体存储装置，其特征在于：所述第一期间的验证是将验证电压一面上升一面施加第三次数，所述第二期间的验证是将验证电压一面上升一面施加比所述第三次数多的第四次数。4.根据权利要求1所述的半导体存储装置，其特征在于：所述第一次数是1次，所述第二次数是2次。5.根据权利要求1所述的半导体存储装置，其特征在于还具备：第二及第三存储器单元，连接于所述字线；及第一至第三位线，...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。