反及型闪存及其编程方法技术

本发明专利技术提供一种反及型闪存及其编程方法，抑制由FG耦合造成的影响而可靠性高。本发明专利技术的反及型闪存的编程方法包括：选择存储器阵列的页面的步骤；对选择页面的偶数页面施加编程电压的步骤；对选择页面的奇数页面进行软编程的步骤；以及在偶数页面的编程结束后，接着对奇数页面施加编程电压的步骤。

【技术实现步骤摘要】
反及型闪存及其编程方法
本专利技术涉及一种反及型闪存及其编程方法，尤其涉及一种被选择的页面(page)的编程(program)方法。
技术介绍
在反及(NotAND，NAND)型的闪存(flashmemory)中，进行页面的读出或编程时，为了抑制因位线(bitline)间的电容耦合(capacitycoupling)引起的噪音(noise)，将1根字线(wordline)分成偶数页面与奇数页面而使其动作。例如，进行偶数页面的读出时，将奇数页面接地，进行奇数页面的读出时，将偶数页面接地，而且，进行偶数页面的编程时，将奇数页面设为禁止编程，进行奇数页面的编程时，将偶数页面设为禁止编程(例如专利文献1)。现有技术文献专利文献专利文献1：日本专利特开平11-176177号公报[专利技术所要解决的问题]随着闪存的低电压化、高集成化的推进，除了位线间的电容耦合以外，由存储单元(memorycell)间的浮栅(FloatingGate，FG)耦合造成的影响也变得无法忽视。例如，当对偶数页面的存储单元编程数据(data)“0”时，若邻接的存储单元储存有数据“1”，则两存储单元间的电位差将变大，因FG耦合而导致邻接的存储单元的阈值上升。若在此种环境下实施编程，则结果会导致数据“1”、数据“0”的存储单元的阈值分布幅度变大，从而导致闪存的可靠性下降。
技术实现思路
本专利技术的目的在于解决此种现有的问题，提供一种能抑制由邻接的存储单元间的FG耦合造成的影响，而可靠性高的NAND型闪存。[解决问题的技术手段]本专利技术的编程方法是对NAND型闪存的页面进行编程，包括：选择存储器阵列的页面的步骤；对选择页面的偶数页面进行编程的步骤；对与所述偶数页面邻接的存储单元进行软编程的第1软编程步骤；以及在所述偶数页面的编程结束后对所述选择页面的奇数页面进行编程的步骤。优选的是，所述第1软编程步骤包括对奇数页面进行软编程的操作。优选的是，所述第1软编程步骤包括对与所述选择页面邻接的下条字线的偶数页面进行软编程的操作。优选的是，所述对奇数页面进行编程的步骤包括：对奇数页面施加编程电压的步骤；以及对与奇数页面邻接的下条字线的奇数页面进行软编程的第2软编程步骤。优选的是，所述第1软编程步骤包括用于软编程的校验(verify)。优选的是，所述第2软编程步骤包括用于软编程的校验。优选的是，所述对偶数页面进行编程的步骤包括用于编程的校验。优选的是，所述对奇数页面进行编程的步骤包括用于编程的校验。本专利技术的NAND型的闪存包括：存储器阵列，形成有多个存储单元；页面选择部件，选择所述存储器阵列的页面；以及编程部件，进行由所述页面选择部件所选择的选择页面的编程，所述编程部件包括对选择页面的偶数页面进行编程的部件、对存储单元进行软编程的部件、及对所述选择页面的奇数页面进行编程的部件，所述进行软编程的部件是对与偶数页面邻接的存储单元进行软编程。优选的是，所述进行软编程的部件是在偶数页面的编程过程中，对选择页面的奇数页面以及与选择页面邻接的下条字线的偶数页面进行软编程。优选的是，所述进行软编程的部件进而在奇数页面的编程过程中，对与奇数页面邻接的下条字线的奇数页面进行软编程。优选的是，所述进行软编程的部件包括用于软编程的校验。优选的是，所述对偶数页面进行编程的部件包括用于编程的校验，所述对奇数页面进行编程的部件包括用于编程的校验。[专利技术的效果]根据本专利技术，通过对邻接的存储单元进行软编程，从而能够抑制由FG耦合造成的影响，使存储单元的阈值分布幅度窄幅化。由此，能够提供可靠性高的闪存。附图说明图1是表示本专利技术的实施例的闪存的一结构例的方框图；图2是表示本专利技术的实施例的闪存的NAND串(string)的结构的电路图；图3是表示本实施例的闪存的位线选择电路及页面缓冲器/读出电路的一例的图；图4是本专利技术的实施例的闪存的选择页面的编程的动作流程；图5是本实施例的选择页面的偶数页面的编程的动作流程；图6是本实施例的选择页面的奇数页面的编程的动作流程；图7A、图7B、图7C是示意性地表示在本实施例的编程中，进行偶数页面的编程时的存储单元的阈值变化的图；图7D、图7E、图7F是示意性地表示在本实施例的编程中，进行奇数页面的编程时的存储单元的阈值变化的图；图8是对本实施例的编程的效果进行说明的图。附图标记：100：闪存；110：存储器阵列；120：输入/输出缓冲器；130：地址寄存器；140：高速缓冲存储器；150：控制器；160：字线选择电路；170：页面缓冲器/读出电路；172：锁存电路；180：行选择电路；190：内部电压产生电路；200：位线选择电路；Ax：列地址信息；Ay：行地址信息；BLCD：传输晶体管；BLK(0)～BLK(m)：块；BLPRE：预充电晶体管；BLS：位线选择晶体管；C：电容器；C1、C2、C3：控制信号；e1、e2、e3、e4、GBL_e：偶数位线；J、K：阈值分布；MC1～MC64：存储单元；N1：共用节点；NU：NAND串单元；o1、o2、o3、GBL_o：奇数位线；S10～S40、S100～S114、S200～S210：步骤；SEL_e：偶数选择晶体管；SEL_o：奇数选择晶体管；SGD、SGS：选择栅极线；SL：共用源极线；SN：读出节点；TD：位线侧选择晶体管；TS：源极线侧选择晶体管；Vers：抹除电压；VIR：假想电位；Vpass：通过电压；Vprog：编程电压；Vread：读出电压；WL1～WL64：字线；YSEL_e：偶数偏压选择晶体管；YSEL_o：奇数偏压选择晶体管。具体实施方式以下，参照附图来详细说明本专利技术的实施方式。另外，应留意的是，附图中，为了便于理解而强调表示各部，与实际元件(device)的比例(scale)并不相同。图1是表示本实施例的NAND型闪存的一结构例的方框图。如所述图1所示，闪存100包括：存储器阵列110，形成有排列成矩阵状的多个存储单元；输入/输出缓冲器(buffer)120，连接于外部输入/输出端子I/O；地址寄存器(addressregister)130，接收来自输入/输出缓冲器120的地址数据；高速缓冲存储器(cachememory)140，保持输入/输出的数据；控制器(controller)150，生成控制信号C1、控制信号C2、控制信号C3等，所述控制信号C1、控制信号C2、控制信号C3等是基于来自输入/输出缓冲器120的命令数据(commanddata)及外部控制信号(未图示的芯片致能(chipenable)CE、命令锁存致能CLE、地址锁存致能ALE、就绪/忙碌(ready/busy)RY/BY等)来控制各部；字线选择电路160，对来自地址寄存器130的列地址信息Ax进行解码(decode)，并基于解码结果来进行块(block)的选择及字线的选择等；页面缓冲器/读出(sense)电路170，保持经由位线而读出的数据，或者保持经由位线来编程的数据等；行选择电路180，对来自地址寄存器130的行地址信息Ay进行解码，并基于所述解码结果来进行位线的选择等；以及内部电压产生电路190，生成数据的读出、编程(写入)及抹除等所需的电压(编程电压Vprog、通过电压Vpass、读出电压Vread、抹除电压Ver本文档来自技高网...

【技术保护点】
一种反及型闪存的编程方法，其特征在于，所述编程方法是对反及型闪存的页面进行编程，所述编程方法包括：选择存储器阵列的页面的步骤；对选择页面的偶数页面进行编程的步骤；对与所述偶数页面邻接的存储单元进行软编程的第1软编程步骤；以及在所述偶数页面的编程结束后对所述选择页面的奇数页面进行编程的步骤。

【技术特征摘要】
2015.11.18 JP 2015-2253081.一种反及型闪存的编程方法，其特征在于，所述编程方法是对反及型闪存的页面进行编程，所述编程方法包括：选择存储器阵列的页面的步骤；对选择页面的偶数页面进行编程的步骤；对与所述偶数页面邻接的存储单元进行软编程的第1软编程步骤；以及在所述偶数页面的编程结束后对所述选择页面的奇数页面进行编程的步骤。2.根据权利要求1所述的反及型闪存的编程方法，其特征在于，所述第1软编程步骤包括对所述奇数页面进行软编程的操作。3.根据权利要求1所述的反及型闪存的编程方法，其特征在于，所述第1软编程步骤包括对与所述选择页面邻接的下条字线的偶数页面进行软编程的操作。4.根据权利要求1-3中任一项所述的反及型闪存的编程方法，其特征在于，所述对奇数页面进行编程的步骤包括：对所述奇数页面施加编程电压的步骤；以及对与所述奇数页面邻接的下条字线的奇数页面进行软编程的第2软编程步骤。5.根据权利要求4所述的反及型闪存的编程方法，其特征在于，所述第1软编程步骤包括用于软编程的校验，所述第2软编程步骤包括用于软编程的校验。6.根...

【专利技术属性】
技术研发人员：矢野胜，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾,71