检测非易失性存储器设备中的擦除失败字线的方法技术

一种用于操作非易失性存储器设备的方法首先包括向存储器单元供应擦除电压。存储器单元在三维结构的单元串中。该方法还包括执行存储器单元的第一读取操作，执行存储器单元的第二读取操作，然后基于第一和第二读取操作的结果执行第一擦除校验操作。第一擦除校验操作可以包括对第一和第二读取操作结果执行第一异或(XOR)运算。

【技术实现步骤摘要】
检测非易失性存储器设备中的擦除失败字线的方法相关申请的交叉引用于2016年1月13日提交的题为“检测非易失性存储器设备中的擦除失败字线的方法”的韩国专利申请No.10-2016-0004397整体通过引用并入本文中。
本文中描述的一个或多个实施例涉及一种检测非易失性存储器设备中的擦除失败字线的方法。
技术介绍
为了提高集成度，已经将半导体存储器设备开发为具有三维结构。当三维存储器设备中的编程/擦除操作的数目增加时，会在存储器单元中捕获到电子或者特定的字线会快速劣化。结果，即使在擦除操作期间，存储器单元的阈值电压也可能不充分降低。此外，具有高阈值电压的存储器单元可以在擦除校验操作中通过。这是因为存储器单元具有比单元串中的其它存储器单元相对更少的电阻元件。因此，擦除校验操作可以被处理为擦除通过，这会不利地影响性能。
技术实现思路
根据一个或多个实施例，提供了一种用于操作非易失性存储器设备的方法，所述非易失性存储器设备包括多个单元串，所述多个单元串中的每一个单元串包括多个存储器单元。该方法包括：向所述多个单元串中的每一个单元串的存储器单元供应擦除电压；通过向连接到所述多个单元串中的每一个单元串的存储器单元的偶字线施加第一校验电压并向连接到所述多个单元串中的每一个单元串的存储器单元的奇字线施加高电压来执行第一读取操作；通过向连接到所述多个单元串中的每一个单元串的存储器单元的奇字线施加第一校验电压并向连接到所述多个单元串中的每一个单元串的存储器单元的偶字线施加高电压来执行第二读取操作；以及通过对第一读取操作的结果和第二读取操作的结果执行第一异或(XOR)运算来执行第一擦除校验操作。根据一个或多个其它实施例，提供一种用于操作非易失性存储器设备的方法，所述非易失性存储器设备包括在衬底上的多个单元串，所述多个单元串中的每一个单元串包括在垂直于衬底的方向上堆叠的多个存储器单元。该方法包括：向所述多个单元串中的每一个单元串的存储器单元供应擦除电压；通过向连接到所述多个单元串中的每一个单元串的存储器单元的字线施加高电压来执行第一擦除校验操作；关于被确定为擦除通过的单元串，作为第一擦除校验操作的结果，通过向连接到存储器单元的字线中的偶字线施加第一校验电压并向连接到存储器单元的字线中的奇字线施加高电压来执行第一读取操作；通过向连接到存储器单元的字线中的奇字线施加第一校验电压并向连接到存储器单元的字线中的偶字线施加高电压来执行第二读取操作；以及通过对第一读取操作的结果和第二读取操作的结果执行第一异或(XOR)运算来执行第二擦除校验操作。根据一个或多个其它实施例，一种用于控制非易失性存储器的方法包括：执行第一读取操作，包括向连接到多个存储器单元的第一数目的字线施加第一电压，以及向连接到存储器单元的第二数目的字线施加第二电压；执行第二读取操作，包括向第二数目的字线施加第一电压，以及向第一数目的字线施加第二电压；以及基于第一和第二读取操作的结果来检测擦除失败字线，其中第一电压不同于第二电压。附图说明通过参考附图详细描述示例性实施例，特征对于本领域技术人员将变得显而易见，在附图中：图1示出了非易失性存储器设备的实施例；图2至4示出了存储器单元阵列块的实施例；图5A和5B示出了擦除校验操作的实施例；图6示出了根据实施例的擦除方法的流程图；图7示出了擦除操作期间单元串的状态的示例；图8示出了擦除操作期间单元串的电压改变；图9示出了擦除校验操作的实施例；图10A至10C示出了基于第二擦除校验操作的结果的存储器单元的阈值电压分布的示例；图11示出了擦除校验操作的另一实施例；图12示出了存储卡系统的实施例；以及图13示出了固态驱动系统的实施例。具体实施方式图1示出了检测擦除失败字线的非易失性存储器设备100的实施例。参考图1，非易失性存储器设备100可以包括存储器单元阵列110、地址解码器120、读和写电路130以及电压发生器和控制逻辑电路140。非易失性存储器没备100可以是例如NAND闪存或另一类型的存储器。存储器单元阵列110可以经由串选择线SSL、字线WL和地选择线GSL连接到地址解码器120，并且可以经由位线BL连接到读和写电路130。存储器单元阵列110可以包括多个存储器块BLK1至BLKn。存储器块BLK1至BLKn中的每一个可以包括多个存储器单元和多个选择晶体管。存储器单元可以连接到字线WL。选择晶体管可以连接到串选择线SSL或地选择线GSL。存储器块BLK1至BLKn的存储器单元可以在垂直于衬底的方向上堆叠以形成三维结构。存储器单元中的每一个可以存储一个或多个位。地址解码器120可以经由串选择线SSL、字线WL和地选择线GSL连接到存储器单元阵列110。地址解码器120可以响应于电压发生器和控制逻辑电路140的控制而操作。地址解码器120可以从外部设备接收地址ADDR。地址解码器120可以对接收到的地址ADDR的行地址进行解码。地址解码器120使用解码的行地址来选择串选择线SSL、字线WL和地选择线GSL。地址解码器120可以从电压发生器和控制逻辑电路140接收各种电压，并且可以将接收到的电压供应给选择的和未选择的串选择线SSL、字线WL和地选择线GSL中的每一个。地址解码器120可以对接收到的地址ADDR的列地址进行解码。将解码的列地址DCA提供给读和写电路130。在一个实施例中，地址解码器120可以包括诸如行解码器、列解码器、地址缓冲器等组件。读和写电路130经由位线BL连接到存储器单元阵列110，并与外部设备交换数据。读和写电路130可以响应于电压发生器和控制逻辑电路140的控制而操作。读和写电路130可以从地址解码器120接收解码的列地址DCA。读和写电路130可以使用解码的列地址DCA来选择位线BL。读和写电路130可以从外部设备接收数据DATA，并且可以将接收到的数据DATA写入存储器单元阵列110。读和写电路130可以从存储器单元阵列110读取数据DATA，并且可以将读取的数据DATA提供给外部设备。读和写电路130可以包括诸如页缓冲器(或页寄存器)、列选择电路、数据缓冲器等组件。页缓冲器可以作为用于临时存储数据以写入连接到所选字线的存储器单元的写驱动器操作，或作为用于感测和放大从连接到所选字线的存储器单元读取的数据的感测放大器操作。读和写电路130的页缓冲器可以包括锁存器132和134，以在存储器单元阵列110的擦除操作之后，在擦除校验操作中存储从存储器单元阵列110读取的数据。锁存器132和134可以存储通过向连接到存储器单元阵列110中的单元串的存储器单元的字线WL施加高电压或校验电压来执行读取的结果。锁存器132和134中存储的数据可以是擦除校验读取的结果。根据实施例，第一锁存器132可以存储与存储器单元阵列110的字线WL中的偶字线有关的擦除校验读取的结果。第二锁存器134可以存储与奇字线有关的擦除校验读取的结果。在另一实施例中，第一锁存器132可以存储与奇字线有关的擦除校验读取的结果，且第二锁存器134可以存储与偶字线有关的擦除校验读取的结果。电压发生器和控制逻辑电路140可以连接到地址解码器120以及读和写电路130。电压发生器和控制逻辑电路140可以产生用于与非易失性存储器设备100的编程本文档来自技高网...

【技术保护点】
一种操作非易失性存储器设备的方法，所述非易失性存储器设备包括多个单元串，所述多个单元串中的每一个单元串包括多个存储器单元，所述方法包括：向所述多个单元串中的每一个单元串的存储器单元供应擦除电压；通过向连接到所述多个单元串中的每一个单元串的存储器单元的偶字线施加第一校验电压并向连接到所述多个单元串中的每一个单元串的存储器单元的奇字线施加高电压来执行第一读取操作；通过向连接到所述多个单元串中的每一个单元串的存储器单元的奇字线施加第一校验电压并向连接到所述多个单元串中的每一个单元串的存储器单元的偶字线施加高电压来执行第二读取操作；以及通过对第一读取操作的结果和第二读取操作的结果执行第一异或”XOR”运算来执行第一擦除校验操作。

【技术特征摘要】
2016.01.13 KR 10-2016-00043971.一种操作非易失性存储器设备的方法，所述非易失性存储器设备包括多个单元串，所述多个单元串中的每一个单元串包括多个存储器单元，所述方法包括：向所述多个单元串中的每一个单元串的存储器单元供应擦除电压；通过向连接到所述多个单元串中的每一个单元串的存储器单元的偶字线施加第一校验电压并向连接到所述多个单元串中的每一个单元串的存储器单元的奇字线施加高电压来执行第一读取操作；通过向连接到所述多个单元串中的每一个单元串的存储器单元的奇字线施加第一校验电压并向连接到所述多个单元串中的每一个单元串的存储器单元的偶字线施加高电压来执行第二读取操作；以及通过对第一读取操作的结果和第二读取操作的结果执行第一异或”XOR”运算来执行第一擦除校验操作。2.如权利要求1所述的方法，其中，所述第一擦除校验操作包括：在施加等于或高于第一校验电压的电压的情况下，当连接到与所述多个单元串中的每一个单元串的存储器单元连接的偶字线的存储器单元的阈值电压分布不同于连接到与所述多个单元串中的每一个单元串的存储器单元连接的奇字线的存储器单元的阈值电压分布时，将第一擦除校验操作处理为擦除失败。3.如权利要求1所述的方法，其中，所述第一擦除校验操作包括：在施加等于或高于第一校验电压的电压的情况下，当连接到与所述多个单元串中的每一个单元串的存储器单元连接的偶字线的存储器单元的阈值电压分布与连接到与所述多个单元串中的每一个单元串的存储器单元连接的奇字线的存储器单元的阈值电压分布相同时，将第一擦除校验操作处理为擦除通过。4.如权利要求1所述的方法，其中，所述第一校验电压等于擦除的存储器单元的阈值电压的上限。5.如权利要求1所述的方法，其中，所述高电压是在第一和第二读取操作期间供应给未选择的字线的未选择读电压。6.如权利要求1所述的方法，其中执行所述第一擦除校验操作包括：对作为第一XOR运算的结果的第一逻辑值的数目进行计数；当第一逻辑值的数目大于用于校正非易失性存储器设备的数据错误的错误校正单元的可校正位时，将第一擦除校验操作处理为擦除状态失败；以及当第一逻辑值的数目等于或小于错误校正单元的可校正位时，将第一擦除校验操作处理为擦除状态通过。7.如权利要求1所述的方法，还包括：当第一擦除校验操作被确定为擦除通过时：通过向连接到所述多个单元串中的每一个单元串的存储器单元的偶字线施加不同于第一校验电压的第二校验电压并向连接到所述多个单元串中的每一个单元串的存储器单元的奇字线施加高电压来执行第三读取操作；通过向连接到所述多个单元串中的每一个单元串的存储器单元的奇字线施加第二校验电压并向连接到所述多个单元串中的每一个单元串的存储器单元的偶字线施加高电压来执行第四读取操作；以及通过对第三读取操作的结果和第四读取操作的结果执行第二XOR运算来执行第二擦除校验操作。8.如权利要求7所述的方法，其中，第二校验电压小于第一校验电压。9.如权利要求7所述的操作方法，其中，执行第二擦除校验操作包括：对作为第二XOR运算的结果的第一逻辑值的数目进行计数；当第一逻辑值的数目大于错误校正单元的可校正位时，将第二擦除校验操作处理为擦除状态失败，并结束擦除操作；以及当第一逻辑值的数目等于或小于错...

【专利技术属性】
技术研发人员：沈元补，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR