位线驱动电路及非易失性存储电路制造技术

本申请提供了一种位线驱动电路及一种包括位线驱动电路的非易失性存储电路，通过利用NMOS晶体管的更高的栅极和基底的电压差来提高读传感速度，可以增加传感放大电路读信号的读取速度，进而提高非易失性存储电路的性能。

【技术实现步骤摘要】
位线驱动电路及非易失性存储电路
本申请涉及半导体制造领域，尤其涉及一种位线驱动电路及非易失性存储电路。
技术介绍
NVM(NonVolatileMemory，非易失性存储电路)需要许多驱动电路来控制非易失性存储电路的工作，驱动电路用于控制字线(wordline，WL)、控制栅极(ControlGate，CG)、位线驱动(BitLine，BL)、源极线(SourceLine，SL)和选择栅极(Selectline，SL)，以控制非易失性存储电路在各操作过程的偏置电压，包括编程操作、删除操作和读操作。图1示出在现有技术中BL驱动电路1’(位线驱动电路)和SL驱动电路2’(源极线驱动电路)。如图1所示，读模式下，第一PMOS晶体管P1的源极与电压源VCC连接，当所述第一PMOS晶体管P1的栅极输入电压为低电平值(例如0V)时，所述第一PMOS晶体管P1导通，并将所述电压源VCC的电压经漏极传输至位线BL中，以完成预充电(pre-charging)，接着所述第一PMOS晶体管P1的栅极输入电压为高电平值(例如3.3V)时，所述第一PMOS晶体管P1截止，当选择栅极SG选择到该存储单元时，第二PMOS晶体管P2、第三PMOS晶体管P3和第一NMOS晶体管N1导通，则传感放大电路3’通过所述第二PMOS晶体管P2、第三PMOS晶体管P3和所述第一NMOS晶体管N1经位线BL获取读信号。通常PMOS晶体管的Vg(栅极电压)为0.7V，当电压源VCC超过1.5V情况下，毫无疑问地，传感放大电路3’经第二PMOS管P2和第三PMOS管P3可以加快读速度。然而，当电压源VCC降低(例如1.2V或1V)时，较低的电压源VCC输入会降低从位线BL到传感放大电路3’(SenseAmplifier，SA)的传输速度，进而影响读取速度。
技术实现思路
本申请要解决的技术问题是，提供一种位线驱动电路及包括位线驱动电路的非易失性存储电路，以能够在低电源供应产品中利用NMOS晶体管的更高的栅极和基底的电压差来提高读传感速度。为解决上述技术问题，本申请提供了一种位线驱动电路，其中，所述位线驱动电路包括：位线充电单元，其连接至第一稳压电源和第一输入信号，以基于所述第一输入信号将存储单元充电至第一稳压电源值；位线驱动单元，其连接至第二输入信号、第三输入信号、高压开关电路的输出端和所述位线充电单元的输出端、以基于所述第二输入信号控制所述存储单元的开启；传感放大电路保护单元，其连接至第四输入信号、所述高压开关电路的输出端和传感放大电路的输入端，以控制所述传感放大电路的输入电压；第二稳压电源，其与所述位线充电单元、所述位线驱动单元和所述传感放大电路保护单元相连；第三稳压电源，其与所述位线驱动单元和所述传感放大电路保护单元相连。进一步地，所述位线充电单元包括：第一NMOS晶体管，其栅极连接至所述第一输入信号、漏极连接至所述第一稳压电源、源极连接至所述存储单元的输入端、基底连接至所述第二稳压电源。进一步地，所述位线驱动单元包括：所述第二NMOS晶体管，其栅极连接至第二输入信号、漏极连接至所述第一NMOS晶体管的源极、基底通过第一二极管连接至所述第二稳压电源；所述第一二极管，其正极连接至所述第二NMOS晶体管和所述第三稳压电源、负极连接至所述第二稳压电源；所述第三NMOS晶体管，其栅极连接至第三输入信号、漏极连接至所述第二NMOS晶体管的源极、基底通过第二二极管连接至所述第二稳压电源；所述第二二极管，其正极连接至所述第三NMOS晶体管和所述第三稳压电源、负极连接至所述第二稳压电源。进一步地，所述传感放大电路保护单元包括：第四NMOS晶体管，其栅极连接至所述第四输入信号、漏极连接至所述第三NMOS晶体管的源极、基底通过第三二极管连接至所述第二稳压电源、源极连接至传感放大电路的输入端；所述第三二极管，其正极连接至所述第四NMOS晶体管和所述第三稳压电源、负极连接至所述第二稳压电源。进一步地，所述第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管均为高压NMOS晶体管。进一步地，在读模式下，所述第一稳压电源和所述第二稳压电源的电压值均为1.0V～1.5V，在其他模式下，所述第一稳压电源的电压值小于第二稳压电源的电压值。所述第一输入信号输出2.8V～3.5V的高电平和接地电压值的低电平。根据本申请另一方面提供了一种非易失性存储电路，其中，包括位线驱动电路、存储单元、传感放大电路、高压开关电路和源极驱动电路。其中，所述位线驱动电路包括：位线充电单元，其连接至第一稳压电源和第一输入信号，以基于所述第一输入信号将所述存储单元充电至第一稳压电源值；位线驱动单元，其连接至第二输入信号、高压开关电路的输出端和所述位线充电单元的输出端、以基于所述第二输入信号控制所述存储单元的开启；传感放大电路保护单元，其连接至第四输入信号、所述高压开关电路的输出端和传感放大电路的输入端，以控制所述传感放大电路的输入电压；第二稳压电源，其与所述位线充电单元、所述位线驱动单元和所述传感放大电路保护单元相连；第三稳压电源，其与所述位线驱动单元和所述传感放大电路保护单元相连；所述传感放大电路用于感测和放大存储单元的输入电压；所述源极驱动电路，其连接至所述高压开关电路的输出端、第四输入信号和第三稳压电源。进一步地，所述位线充电单元包括：第一NMOS晶体管，其栅极连接至所述第一输入信号、漏极连接至所述第一稳压电源、源极连接至所述存储单元的输入端、基底连接至所述第二稳压电源。进一步的，所述位线驱动单元包括：所述第二NMOS晶体管，其栅极连接至第二输入信号、漏极连接至所述第一NMOS晶体管的源极、基底通过第一二极管连接至所述第二稳压电源；所述第一二极管，其正极连接至所述第二NMOS晶体管和所述第三稳压电源、负极连接至所述第二稳压电源；所述第三NMOS晶体管，其栅极连接至第三输入信号、漏极连接至所述第二NMOS晶体管的源极、基底通过第二二极管连接至所述第二稳压电源；所述第二二极管，其正极连接至所述第三NMOS晶体管和所述第三稳压电源、负极连接至所述第二稳压电源。进一步的，所述传感放大电路保护单元包括：第四NMOS晶体管，其栅极连接至所述第四输入信号、漏极连接至所述第三NMOS晶体管的源极、基底通过第三二极管连接至所述第二稳压电源、源极连接至传感放大电路的输入端；所述第三二极管，其正极连接至所述第四NMOS晶体管和所述第三稳压电源、负极连接至所述第二稳压电源。进一步地，所述第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管均为高压NMOS晶体管。进一步地，在读模式下，所述第一稳压电源和所述第二稳压电源的电压值均为1.0V～1.5V，在其他模式下，所述第一稳压电源的电压值小于第二稳压电源的电压值。所述第一输入信号输出2.8V～3.5V的高电平和接地电压值的低电平。相比于现有技术，本申请所述位线驱动电路及包括位线驱动电路的非易失性存储电路，通过利用NMOS晶体管的更高的栅极和基底的电压差来提高读传感速度，尤其在读模式下，在较低的电压源下，仍可以增加传感放大电路读信号的读取速度，进而提高非易失性存储电路的性能。附图说明通过阅读参本文档来自技高网...

【技术保护点】
一种位线驱动电路，其特征在于，所述位线驱动电路包括：位线充电单元，其连接至第一稳压电源和第一输入信号，以基于所述第一输入信号将存储单元充电至第一稳压电源值；位线驱动单元，其连接至第二输入信号、第三输入信号、高压开关电路的输出端和所述位线充电单元的输出端、以基于所述第二输入信号控制所述存储单元的开启；传感放大电路保护单元，其连接至第四输入信号、所述高压开关电路的输出端和传感放大电路的输入端，以控制所述传感放大电路的输入电压；第二稳压电源，其与所述位线充电单元、所述位线驱动单元和所述传感放大电路保护单元相连。第三稳压电源，其与所述位线驱动单元和所述传感放大电路保护单元相连。

【技术特征摘要】
1.一种位线驱动电路，其特征在于，所述位线驱动电路包括：位线充电单元，其连接至第一稳压电源和第一输入信号，以基于所述第一输入信号将存储单元充电至第一稳压电源值；位线驱动单元，其连接至第二输入信号、第三输入信号、高压开关电路的输出端和所述位线充电单元的输出端、以基于所述第二输入信号控制所述存储单元的开启；传感放大电路保护单元，其连接至第四输入信号、所述高压开关电路的输出端和传感放大电路的输入端，以控制所述传感放大电路的输入电压；第二稳压电源，其与所述位线充电单元、所述位线驱动单元和所述传感放大电路保护单元相连。第三稳压电源，其与所述位线驱动单元和所述传感放大电路保护单元相连。2.根据权利要求1所述的位线驱动电路，其特征在于，所述位线充电单元包括：第一NMOS晶体管，其栅极连接至所述第一输入信号、漏极连接至所述第一稳压电源、源极连接至所述存储单元的输入端、基底连接至所述第二稳压电源。3.根据权利要求2所述的位线驱动电路，其特征在于，所述位线驱动单元包括：第二NMOS晶体管，其栅极连接至所述第二输入信号、漏极连接至所述第一NMOS晶体管的源极、基底通过第一二极管连接至所述第二稳压电源；所述第一二极管，其正极连接至所述第二NMOS晶体管和所述第三稳压电源、负极连接至所述第二稳压电源；第三NMOS晶体管，其栅极连接至第三输入信号、漏极连接至所述第二NMOS晶体管的源极、基底通过第二二极管连接至所述第二稳压电源；所述第二二极管，其正极连接至所述第三NMOS晶体管和所述第三稳压电源，负极连接至所述第二稳压电源。4.根据权利要求3所述的位线驱动电路，其特征在于，所述传感放大电路保护单元包括：第四NMOS晶体管，其栅极连接至所述第四输入信号、漏极连接至所述第三NMOS晶体管的源极、基底通过第三二极管连接至所述第二稳压电源、源极连接至传感放大电路的输入端；所述第三二极管，其正极连接至所述第四NMOS晶体管和所述第三稳压电源，负极连接至所述第二稳压电源。5.根据权利要求4所述的位线驱动电路，其特征在于，所述第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管均为高压NMOS晶体管。6.根据权利要求1至5中任一项所述的位线驱动电路，其特征在于，在读模式下，所述第一稳压电源和所述第二稳压电源的电压值均为1.0V～1.5V，在其他模式下，所述第一稳压电源的电压值小于第二稳压电源的电压值，所述第一输入信号输出2.8V～3.5V的高电平和接地电压值的低电平。7.一种非易失性存储电路，其特征在于，包括位线驱动电路、存储单元、传感放大电路、高压开关电路和源极驱动电路；所述位线...

【专利技术属性】
技术研发人员：權彞振，倪昊，许家铭，刘晓艳，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31