存储器以及位线驱动电路制造技术

本发明专利技术提供一种存储器以及位线驱动电路，所述位线驱动电路包括：第一NMOS晶体管，栅极和漏极连接第一电源端；第一PMOS晶体管，栅极连接第一输入端，源极连接所述第一NMOS晶体管的源极，漏极连接一第一节点；第二NMOS晶体管，栅极连接所述第一输入端，源极连接第二电源端，漏极连接所述第一节点；第二PMOS晶体管，栅极连接第三电源端，漏极连接位线，源极连接所述第一节点。对存储器进行编程操作时，未选中的位线的电压最高为第三电源端的电压与第二PMOS晶体管的阈值电压之和，将未选中的位线的电压钳位住，避免未选中的位线由于电容耦合而形成高电位，从而对存储单元进行误操作。

Memory and bit line drive circuit

The present invention provides a memory and a bit line driver circuit, the bit line driving circuit includes a first NMOS transistor, gate and drain connected to the first power terminal; a first PMOS transistor, the gate is connected to the first input end is connected to the source of the first NMOS transistor source and drain is connected to a first node; second NMOS the transistor gate is connected to the first input terminal second, a source electrode is connected with the power supply end, the drain is connected to the first node; second PMOS transistors, the gate is connected to a third power supply terminal, drain connection line, a source electrode is connected with the first node. A program operation is performed on the memory, the bit line is not selected the highest voltage for power supply voltage of third terminal and the second PMOS transistor threshold voltage and the voltage clamp for unselected bit line and bit line to avoid unchecked and the formation of high potential due to capacitive coupling, and wrong operation of the storage unit.

【技术实现步骤摘要】
存储器以及位线驱动电路
本专利技术涉及存储器
，特别涉及一种存储器以及位线驱动电路。
技术介绍
在信息时代，信息存储是信息技术中最重要的
技术实现思路
之一，电可擦可编程只读存储器(EEPROM)、快闪(Flash)存储器等存储器得到越来越广泛的应用。存储器的结构示意图参考图1中所示，存储器包括存储单元101形成的存储阵列、与存储单元连接的多条位线BL、多条字线WL以及多条控制栅极线CG，通过位线BL、字线WL以及控制栅极线CG实现对存储单元101进行选中以及信息访问。为了实现存储单元101的信息访问，比如对存储单元进行读取操作或编程操作，存储器需要在不同的电平之间转换以获得所需的操作电压。比如，在存储器的不同操作模式里，存储器的驱动电路需要对目标存储单元101提供不同的访问电压至位线及字线。参考图2中所示，现有技术中位线BL的驱动电路包括四个晶体管，PMOS晶体管P1、NMOS晶体管N1、NMOS晶体管N2以及NMOS晶体管N3，其中，PMOS晶体管P1以及NMOS晶体管N2连接电源端VPP，PMOS晶体管P1、NMOS晶体管N1的栅极均连接输入端IN0，NMOS晶体管N3的栅极连接本文档来自技高网...

【技术保护点】
一种位线驱动电路，其特征在于，包括：第一NMOS晶体管，所述第一NMOS晶体管的栅极和漏极连接第一电源端；第一PMOS晶体管，所述第一PMOS晶体管的栅极连接第一输入端，源极连接所述第一NMOS晶体管的源极，漏极连接一第一节点；第二NMOS晶体管，所述第二NMOS晶体管的栅极连接所述第一输入端，源极连接第二电源端，漏极连接所述第一节点；第二PMOS晶体管，所述第二PMOS晶体管的栅极连接第三电源端，漏极连接位线，源极连接所述第一节点。

【技术特征摘要】
1.一种位线驱动电路，其特征在于，包括：第一NMOS晶体管，所述第一NMOS晶体管的栅极和漏极连接第一电源端；第一PMOS晶体管，所述第一PMOS晶体管的栅极连接第一输入端，源极连接所述第一NMOS晶体管的源极，漏极连接一第一节点；第二NMOS晶体管，所述第二NMOS晶体管的栅极连接所述第一输入端，源极连接第二电源端，漏极连接所述第一节点；第二PMOS晶体管，所述第二PMOS晶体管的栅极连接第三电源端，漏极连接位线，源极连接所述第一节点。2.如权利要求1所述的位线驱动电路，其特征在于，还包括第三NMOS晶体管，所述第三NMOS晶体管的栅极连接第二输入端，源极连接所述第二电源端，漏极连接所述位线。3.如权利要求1所述的位线驱动电路，其特征在于，所述第一PMOS晶体管的源极电压为所述第一电源端的电压与所述第一NMOS晶体管的阈值电压的差值。4.如权利要求1所述的位线驱动电路，其特征在于，当所述第一节点为低电平，所述第二PMOS晶体管关闭，且所述位线的电压高于所述第三电源端的电压与所述第二PMOS晶体管的阈值电压之和时，所述第二PMOS晶体管打开。5.一种存储器，其特征在于，包括存储阵列、与所述存储阵列连接的多条位线、多条字线、多条控制栅极线以及如权利要求1-4中任意一项所述的位线驱动电路，所述存储单元中包括阵列分布的若干存储单元，选中所述位线、所述字线以及所述控制线以对所述存储单元进行操作，所述位线采用所述位线驱动电路进行驱动。6.如权利要求5所述的存储器，其特征在于，对所述存储单元进行编程操作时，所述第一电源端为编程高压，所述第三电源端为工作电压。7.如权利要求6所述的...

【专利技术属性】
技术研发人员：周世聪，陈永耀，倪昊，殷常伟，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31