位线电压转换驱动和电流测试电路制造技术

本发明专利技术涉及位线电压转换驱动和电流测试电路，包括：主从触发器，接收输入信号，并对其采样得到的数字信号输出至电压逻辑选择驱动电路；电压逻辑选择驱动电路，接收数字信号和输入的控制信号，并通过内部锁存器存储的数据和逻辑信号的开关选择，得到驱动FLASH单元的位线和源极的电平信号；电流型灵敏放大器电路，接收电平信号进行放大并输出逻辑高低电平用于位线电压的驱动和位线电流的测试。本发明专利技术可以利用两种不同的高低电平随机驱动不同列的存储单元阵列的漏极和源极，从而减小了存储单元阵列间电容的耦合，保证了FLASH存储单元在编程、擦除操作时具有较高的可靠性，使FLASH能够快速稳定地工作，提高了整个电路系统的性能。

【技术实现步骤摘要】

本专利技术涉及数字电路，特别涉及数字电路中的驱动和电流测试电路。
技术介绍
FPGA(现场可编程门阵列)是现代通信技术、电子技术、计算机技术、自动化技术中广泛采用的重要工具。FLASH存储器是一种新型不挥发性半导体存储器，它结合了其它存储器的优点，具有高密度、低成本和高可靠性的特点。而基于FLASH的FPGA芯片，则将二者有机地结合起来，从而实现了高密度存储和传输功能。由于这种芯片具有低成本、存储密度大的特点，已经广泛应用于各个领域，包括PC及外设、电信交换机、网络互连设备、仪器仪表、汽车电子，同时还包括新兴的语音、图像、数据存储类产品。目前关于FPGA和存储器的位线电压转换驱动和电流测试电路的结构复杂，工作时的功耗过大，数据传输延迟时间过大，不适合用在大规模、低功耗、高速的集成电路器件的结构之中。
技术实现思路
针对上述技术不足，本专利技术提出了一种基于FLASH单元的FPGA的位线电压转化驱动和电流测试电路，可以快速准确地提供位线所需两种电平，并且可以测试与位线相连接的FLASH单元中的电流大小。本专利技术解决其技术问题所采用的技术方案是：位线电压转换驱动和电流测试电路，包括：主从触发器，接收输入信号，并对其采样得到的数字信号输出至电压逻辑选择驱动电路；电压逻辑选择驱动电路，接收数字信号和输入的控制信号，并通过内部锁存器存储的数据和逻辑信号的开关选择，得到驱动FLASH单元的位线和源极的电平信号；电流型灵敏放大器电路，接收电平信号进行放大并输出逻辑高低电平用于位线电压的驱动和位线电流的测试。所述电压逻辑选择驱动电路包括PMOS管、传输门、锁存器、NMOS管、译码开关电路；PMOS管3的源极与电源连接、栅极与锁存器的输出控制端连接、漏极与PMOS管2的源极连接；PMOS管2的栅极作为电压逻辑选择驱动电路的输入端H5_9、漏极与传输门的第一传输端连接；传输门的两个控制端分别作为电压逻辑选择驱动电路的输入端H5_4、H5_8，传输门的第二传输端作为电压逻辑选择驱动电路的输出端BL；锁存器的脉冲信号端作为电压逻辑选择驱动电路的输入端H5_7，锁存器的输入端与译码开关电路的源端连接，锁存器的输入控制端与译码开关电路的控制端连接。所述译码开关电路包括NMOS管4、NMOS管5和NMOS管6、NMOS管8、NMOS管9和NMOS管10；NMOS管4的栅极作为控制端与锁存器的输入控制端连接，漏极接地，源极与NMOS管5的源极连接；NMOS管5的栅极作为电压逻辑选择驱动电路的输入端H5_6，NMOS管5的漏极与NMOS管6的漏极作为电压逻辑选择驱动电路的输出端SL，并与传输门的第一传输端连接；NMOS管6的栅极作为电压逻辑选择驱动电路的输入端H5_5，源极接地；NMOS管9的漏极与锁存器的输入端连接，栅极与NMOS管8的栅极连接，并作为电压逻辑选择驱动电路的输入端ADD；NMOS管9的源极与NMOS管10的漏极连接，NMOS管10的源极接地，栅极与主从触发器的输出端连接；NMOS管8的源极为输出端OUT用于连接电流型灵敏放大器，漏极与传输门的第二传输端连接。所述电流型灵敏放大器电路包括电流比较器、PMOS管和反相器；所述电流比较器两个偏置端分别用于连接外部控制信号；电流比较器的输入端IN与电压逻辑选择驱动电路的输出端OUT连接，输出端与反相器的输入端连接；反相器的输入端与PMOS管33的漏极连接，PMOS管33的源极与电源连接，栅极用于连接外部控制信号；反相器的输出端用于连接FLASH单元。所述电流比较器包括PMOS管和NMOS管；PMOS管6、PMOS管7的源极与电源连接，栅极互连，漏极分别与NMOS管11漏极、NMOS管12漏极连接；NMOS管11栅极、NMOS管12栅极接地，NMOS管11源极与电流负载电路连接，NMOS管12源极作为电流比较器的输入端IN；所述PMOS管6的栅极与漏极连接；所述NMOS管11栅极作为偏置端H5_3；电流负载电路包括三个NMOS管；NMOS管22的栅极、NMOS管23的栅极与电源连接，NMOS管24栅极作为偏置端H5_2；NMOS管22的漏极与NMOS管11的源极连接，源极与NMOS管24的漏极连接，NMOS管24的源极与NMOS管23的漏极连接，NMOS管23的源极接地。本专利技术具有以下有益效果及优点：提供了一种新型的位线电压转换驱动电路，可以利用两种不同的高低电平随机驱动不同列的存储单元阵列的漏极和源极，从而减小了存储单元阵列间电容的耦合，保证了FLASH存储单元在编程、擦除操作时具有较高的可靠性，使FLASH能够快速稳定地工作，提高了整个电路系统的性能。附图说明图1是本专利技术一实施方式的基于FLASH单元的FPGA的编程、擦除位线电压转换驱动产生电路的原理框图；图2是图1所示电路框图中主从触发器的一种实现方式的电路原理图；图3是图1所示电路框图中电压逻辑传输选择驱动电路的一种实现方式的电路原理图；图4是图1所示电路框图中电流型灵敏放大器电路的一种实现方式的电路原理图。具体实施方式下面结合实施例对本专利技术做进一步的详细说明。本专利技术提供了一种基于FLASH的FPGA的位线电平转换驱动和电流测试电路，包括对输入信号进行采样的主从触发器；根据所述主从触发器输出的信号用来控制电压逻辑选择驱动电路的输出是否改变状态；电压逻辑选择驱动电路，配置为根据其内部端口输入的控制信号，通过内部锁存器存储的数据和逻辑信号的开关选择，得到驱动FLASH单元的位线和源极的电平信号；电流型灵敏放大器电路，配置为用来测试与位线连接的FLASH单元的电流值，并输出逻辑高低电平。该电路在选择FLASH存储单元十条位线中的其中一条进行驱动时，可以快速准确地提供该位线所需要的两种电平，保证系统的可靠性，最大限度地满足多种基于FLASH的FPGA系统中的位线电压转换驱动模块，具有结构简单、使用方便等优点。根据本专利技术提供的基于FLASH单元的FPGA的位线电压转化驱动测试电路包括：主从触发器、电压逻辑选择驱动电路、电流型灵敏放大器。主从触发器配置为对输入信号采样，得到的采样信号输入至电压逻辑选择驱动电路，作为写入内部锁存器“0”的控制信号；电压逻辑选择驱动电路根据其内部端口输入的控制信号，一方面得到驱动字线的电平信号BL、SL，另一方面使外部的FLASH单元的位线与内部的电流型灵敏放大器输入端连接在一起；电流型灵敏放大器通过检测FLASH单元的电流而输出逻辑电平。在一些实施方式中，主从触发器由一系列逻辑门组合而成。在一些实施方式中，电压逻辑选择驱动电路包括一个锁存器和一些逻辑传输门电路，适于提供位线所需的分别用于编程、擦除过程的两种电平。在一些实施方式中，电压逻辑选择驱动电路根据其端口控制信号的赋值，选择用于编程、擦除过程的位线电压并输出。在一些实施方式中，电流型灵敏放大器与位线BL连接，适于检测FLASH单元的电流值。位线电压转换驱动和电流测试电路，包括：主从触发器，接收输入信号，而并输出根据对输入信号的采样得到的数字信号；电压逻辑选择驱动电路，配置为根据其内部端口输入的控制信号，通过内部锁存器存储的数据和逻辑信号的开关选择，得到驱动FLASH单元的位线和源极的电平信号；电流型灵敏放大器电路，配置为用来测试与位线连接的F本文档来自技高网...

【技术保护点】
位线电压转换驱动和电流测试电路，其特征在于包括：主从触发器，接收输入信号，并对其采样得到的数字信号输出至电压逻辑选择驱动电路；电压逻辑选择驱动电路，接收数字信号和输入的控制信号，并通过内部锁存器存储的数据和逻辑信号的开关选择，得到驱动FLASH单元的位线和源极的电平信号；电流型灵敏放大器电路，接收电平信号进行放大并输出逻辑高低电平用于位线电压的驱动和位线电流的测试。

【技术特征摘要】
1.位线电压转换驱动和电流测试电路，其特征在于包括：主从触发器，接收输入信号，并对其采样得到的数字信号输出至电压逻辑选择驱动电路；电压逻辑选择驱动电路，接收数字信号和输入的控制信号，并通过内部锁存器存储的数据和逻辑信号的开关选择，得到驱动FLASH单元的位线和源极的电平信号；电流型灵敏放大器电路，接收电平信号进行放大并输出逻辑高低电平用于位线电压的驱动和位线电流的测试。2.根据权利要求1所述的位线电压转换驱动和电流测试电路，其特征在于所述电压逻辑选择驱动电路包括PMOS管、传输门、锁存器、NMOS管、译码开关电路；PMOS管3的源极与电源连接、栅极与锁存器的输出控制端连接、漏极与PMOS管2的源极连接；PMOS管2的栅极作为电压逻辑选择驱动电路的输入端H5_9、漏极与传输门的第一传输端连接；传输门的两个控制端分别作为电压逻辑选择驱动电路的输入端H5_4、H5_8，传输门的第二传输端作为电压逻辑选择驱动电路的输出端BL；锁存器的脉冲信号端作为电压逻辑选择驱动电路的输入端H5_7，锁存器的输入端与译码开关电路的源端连接，锁存器的输入控制端与译码开关电路的控制端连接。3.根据权利要求2所述的位线电压转换驱动和电流测试电路，其特征在于所述译码开关电路包括NMOS管4、NMOS管5和NMOS管6、NMOS管8、NMOS管9和NMOS管10；NMOS管4的栅极作为控制端与锁存器的输入控制端连接，漏极接地，源极与NMOS管5的源极连接；NMOS管5的栅极作为电压逻辑选择驱动电路的输入端H5_6，NMOS管5的漏极与NMOS管6的漏极作为电压逻辑选择驱动电路的输出端SL，并与传输门的第一传输端连接；NMOS管6的栅极作为电压逻辑选择...

【专利技术属性】
技术研发人员：赵以诚，周刚，
申请(专利权)人：中国电子科技集团公司第四十七研究所，
类型：发明
国别省市：辽宁;21