一种低噪声带隙基准源和降低带隙基准源输出噪声的方法技术

为了减小基准源的输出噪声对高速接口系统中锁相环电路造成的不利影响，本发明专利技术提供了一种结构简单、功耗低的低噪声带隙基准源和降低带隙基准源输出噪声的方法。低噪声带隙基准源包括运算放大器OTA；运算放大器OTA的反向输入端通过耦合电容C1接输入电压Vin，同向输入端通过耦合电容C2接参考电压Vref；耦合电容C1和运算放大器OTA的输出端之间接有并联的反馈电容Cf1和伪电阻Rp1；耦合电容C2和运算放大器OTA的同向输入端还接有并联的反馈电容Cf2和伪电阻Rp2；反馈电容Cf2和伪电阻Rp2的一端均接在耦合电容C2和运算放大器OTA的同向输入端之间，反馈电容Cf2和伪电阻Rp2的另一端均接参考电压Vref；C1＝C2，Rp1＝Rp2，Cf1＝Cf2。

【技术实现步骤摘要】
一种低噪声带隙基准源和降低带隙基准源输出噪声的方法
本专利技术涉及一种低噪声带隙基准源和降低带隙基准源输出噪声的方法。
技术介绍
高速串行接口(High-SpeedSerialInterface，HSSI)是一个由CiscoSystem和T3plusNetworking公司共同推出的串行接口标准。HSSI的最高数据传输率为52Mbps，最远的传输距离为15米。HSSI类似于用于连接计算机和调制解调器的RS-232接口，但是传输速度更高。高速接口系统通常都需要时钟来使系统内的各模块电路实现同步运行和确定系统间的通信协议。锁相环电路是高速接口系统中的重要模块之一，用于产生时钟来使高速接口系统内的各模块电路正常运行。锁相环电路包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器和LDO电路。基准源作为电流源或电压源为锁相环电路中的每个模块提供直流偏置。因锁相环电路对噪声比较敏感，要求基准源的输出噪声尽可能的低，以减小由电源电压引入的噪声影响和因电源电压噪声导致的工艺角偏差。特别是在锁相环的LDO电路中，LDO电路需要带隙基准源为其提供参考电压，而且，带隙基准源的输出噪声会通过LDO电路对本文档来自技高网...

【技术保护点】
一种低噪声带隙基准源，包括运算放大器OTA；所述运算放大器OTA为开环二级运算放大器，包括第一级放大单元和第二级放大单元；其特征在于：所述运算放大器OTA的反向输入端通过耦合电容C1接输入电压Vin，同向输入端通过耦合电容C2接参考电压Vref；所述耦合电容C1和运算放大器OTA的输出端之间接有并联的反馈电容Cf1和伪电阻Rp1；所述耦合电容C2和运算放大器OTA的同向输入端还接有并联的反馈电容Cf2和伪电阻Rp2；反馈电容Cf2和伪电阻Rp2的一端均接在耦合电容C2和运算放大器OTA的同向输入端之间，反馈电容Cf2和伪电阻Rp2的另一端均接参考电压Vref；C1＝C2，Rp1＝Rp2，Cf1...

【技术特征摘要】
1.一种低噪声带隙基准源，包括运算放大器OTA；所述运算放大器OTA为开环二级运算放大器，包括第一级放大单元和第二级放大单元；其特征在于：所述运算放大器OTA的反向输入端通过耦合电容C1接输入电压Vin，同向输入端通过耦合电容C2接参考电压Vref；所述耦合电容C1和运算放大器OTA的输出端之间接有并联的反馈电容Cf1和伪电阻Rp1；所述耦合电容C2和运算放大器OTA的同向输入端还接有并联的反馈电容Cf2和伪电阻Rp2；反馈电容Cf2和伪电阻Rp2的一端均接在耦合电容C2和运算放大器OTA的同向输入端之间，反馈电容Cf2和伪电阻Rp2的另一端均接参考电压Vref；C1＝C2，Rp1＝Rp2，Cf1＝Cf2。2.根据权利要求1所述的低噪声带隙基准源，其特征在于：第一级放大单元的输入晶体管的尺寸满足使其偏置在亚阈值区的要求。3.一种降低带隙基准源输出噪声的方法，所述带隙基准源包括运算放大器OTA；所述运算放大器OTA为开环二级运算放大器，包括第一级放大单元和第二级放大单元；其特征在于，所述方法包括步骤：1)在运算放大器OTA的反向输入端和输出端之间设置反馈回路一；所述反馈回路...

【专利技术属性】
技术研发人员：齐文，田丽娜，薛晨晖，
申请(专利权)人：西安启达电子科技有限公司，
类型：发明
国别省市：陕西,61