低功耗基准电压源制造技术

本发明专利技术提出的一种低功耗基准电压源，旨在提供一种电路结构简单，输出基准电压可调，具有较高温度稳定性的基准电压源。本发明专利技术通过下述技术方案予以实现：在含有基准电压产生电路和偏置电流产生电路构成的主支路中，NMOS场效应晶体管MN2接地源极与PMOS晶体管MP4源极之间电连接有反馈支路，该反馈支路由顺次串联的增强型NMOS场效应晶体管M5、分压电阻R1和电阻R2构成，其中，MN5栅极电连接MP4的漏极，MN2的栅端连接于分压电阻R1与电阻R2之间，通过MP4将增强型NMOS晶体管MN2的阈值电压和耗尽型NMOS晶体管MN1阈值电压进行线性叠加，叠加在MN2的栅极，获得从MN5源极输出的基准电压VREF。

【技术实现步骤摘要】
低功耗基准电压源
本专利技术涉及一种模拟集成电路
，主要应用在模拟与数字转换器、功率转换器、功率放大器等电路中，具有低电压低功耗特性的电源电压低于2.5V，最大消耗电流小于1μA的基准电压源。
技术介绍
基准电压源是当代模拟集成电路极为重要的组成部分，可以为串联型稳压电路、ADC和DAC等系统提供一个不随温度及供电电压变化的电压基准。在传统设计中，利用齐纳二极管的齐纳击穿特性可构建工作在击穿电压附近的基准源，但其存在着噪声大、易受工艺影响等缺点。为维持齐纳击穿，齐纳二极管需要有较大的静态电流，限制了其在低电压低功耗电路中的应用。带隙基准源是目前应用最为广泛的基准电压源。带隙基准源利用三极管VBE结的负温系数叠加不同电流密度的VBE电压差，得到不随温度变化的基准电压。但带隙基准源的输出电压一般为1.2V，不适合应用于低电压(VDD<1V)电路中，而且其功耗在超低功耗应用中也难以进一步减小。在CMOS工艺条件下，可利用增强型与耗尽型NMOS的阈值电压的不同温度系数，构建基准电压源电路。如图4所示，ME1为增强型NMOS，MD1为耗尽型NMOS，二者具有相同的电流。而MD1的栅本文档来自技高网...

【技术保护点】
一种低功耗基准电压源，包括：基准电压产生电路和偏置电流产生电路构成的主支路，其特征在于：在所述主支路的NMOS晶体管MN2接地源极与PMOS晶体管MP4源极之间电连接有反馈支路，该反馈支路由顺次串联的增强型NMOS晶体管MN5、分压电阻R1和电阻R2构成，其中，晶体管MN5栅极电连接MP4的漏极，增强型NMOS晶体管MN2的栅端连接于分压电阻R1与电阻R2之间，PMOS晶体管MP4将增强型NMOS晶体管MN2的阈值电压和耗尽型NMOS晶体管MN1阈值电压进行线性叠加，叠加在MN2的栅极，获得从MN5源极输出的基准电压VREF。

【技术特征摘要】
1.一种低功耗基准电压源，包括：基准电压产生电路和偏置电流产生电路构成的主支路，其特征在于：在所述主支路的NMOS晶体管MN2接地源极与PMOS晶体管MP4源极之间电连接有反馈支路，该反馈支路由顺次串联的增强型NMOS晶体管MN5、分压电阻R1和电阻R2构成，其中，晶体管MN5栅极电连接MP4的漏极，增强型NMOS晶体管MN2的栅端连接于分压电阻R1与电阻R2之间，PMOS晶体管MP4将增强型NMOS晶体管MN2的阈值电压和耗尽型NMOS晶体管MN1阈值电压进行线性叠加，叠加在MN2的栅极，获得从MN5源极输出的基准电压VREF。2.如权利要求1所述的低功耗基准电压源，其特征在于：增强型NMOS晶体管MN2栅极得到的阈值电压叠加系数由增强型NMOS晶体管MN2和耗尽型NMOS晶体管MN1的沟道宽度与沟道长度之比,以及MP3与MP4所形成的电流镜的镜像比决定。3.如权利要求1所述的低功耗基准电压源，其特征在于：基准电压产生电路包括，栅端和源端短接在一起的耗尽型NMOS晶体管MN1、增强型NMOS晶体管MN2、二极管连接形式的增强型PMOS晶体管MP3和MP4，MP3，其中，MN1的栅端和MN2源端短接于地电平上，MP3栅端串联MP4栅端形成电流镜，MN1的漏端连接MP3的漏端并通过MP3的漏端接点并联MP3栅端与MP4栅端之间的串联接点上，MN2的漏端串联MP4的漏端，MP4的源端接电源VDD形成基准电压产生电路。4.如权利要求1所述的低功耗基准电压源，其特征在于：MP4的漏端连接MN5的栅端，MN2的源端接地，栅端接在分压电阻R1和R2之间，分压电阻R2一端通过MN2源极接地，另一端通过MN2的栅极串联接分压电阻R1，R1的另一端相连MN5的源端作为基准电压源电路的VREF输出端，MN5的漏端接VDD。5.如权利要求2所述的低功耗基准电压源，其特征在于：P...

【专利技术属性】
技术研发人员：杨赟秀，余丽波，姚志健，李坚，袁菲，
申请(专利权)人：西南技术物理研究所，
类型：发明
国别省市：四川,51