光电组件以及用于制造所述光电组件的方法技术

本发明专利技术涉及一种用于制造光电组件的方法以及一种具有用于生成电磁辐射的有源区（3）的光电组件，其中，所述有源区（3）毗邻半导体材料的至少一个层布置（100、200），其中，所述层布置（100、200）包括至少两个层，其中，以在所述两个层之间的界面处那里形成压电场这样的方式形成所述两个层，所述压电场在所述界面处带来电压降，其中，在所述两个层的所述界面处并且在所述两个层中提供峰值掺杂区域（6、13），以便减少所述电压降，其中，在远离所述有源区的方向上，所述峰值掺杂区域的掺杂增加至少第一百分比值并且再次降低至少第二百分比值，其中，所述第一百分比值和所述第二百分比值大于所述峰值掺杂区域的最大掺杂的10%。

【技术实现步骤摘要】
【国外来华专利技术】光电组件以及用于制造所述光电组件的方法
本专利技术涉及如专利权利要求1所述的光电组件以及如专利权利要求34所述的用于制造的方法。本专利申请要求德国专利申请102014111058.7的优先权，其公开内容被通过引用合并到此。
技术介绍
现有技术公开了例如包括用于生成电磁辐射的有源区的光电组件（诸如半导体激光器）。波导层和包覆层毗邻有源区。有源区被布置在p掺杂的层布置和n掺杂的层布置之间。为了良好的电传导性，各层布置分别是正掺杂和负掺杂的。层布置包括例如半导体材料（诸如例如氮化镓、氮化铝镓、氮化铟镓、氧化锌、氧化镁锌或氮化铝铟镓）。
技术实现思路
本专利技术的目的在于提供一种改进的光电组件以及一种改进的用于制造光电组件的方法。借助于独立权利要求1和34来实现本专利技术的目的。所描述的光电组件的一个优点在于，通过低的正掺杂和/或负掺杂来减少波导层中的电磁辐射的吸收。同时，凭借峰值掺杂区域（即掺杂峰值）被布置在包括用于自由电荷载流子的不同带隙的各层之间的界面处的事实，光电组件包括低电压降。在有源区与峰值掺杂区域之间的区域中，可以出现低的正掺杂或负掺杂；特别是，也可以完全省去掺杂。波导层中的低的或缺少的掺杂确保掺杂物不吸收或很少地吸收波导层中的电磁辐射。同时，为了良好的效率，借助于界面处的峰值掺杂区域在包括不同带隙的各层的界面处实现低电压降。以减少不同材料层之间的电压降的这样的方式选取峰值掺杂区域。在远离有源区的方向上的峰值掺杂区域包括至少10%的在掺杂上的上升以及然后在最大值之后至少10%的下降。10%是相对于峰值掺杂的最大值的。取决于所选取的实施例，上升可以被配置为大于10%，例如大于50%，例如大于100%。此外，峰值掺杂区域的下降可以被配置为大于10%，例如大于50%，特别是大于100%。在峰值掺杂上的百分比上升和/或百分比下降也可以与被布置得更靠近有源区的界面的层的掺杂的值有关。如果有源区包括被布置在两个势垒层之间至少一个量子阱层，则组件的电学性质的效率被改进。在此情况下，至少一个势垒层是负掺杂的。负掺杂可以大于5x10171/cm3。取决于所选取的实施例，光电组件可以仅包括包含交替材料层的一个层布置或包含交替材料层的两个层布置。在一个实施例中，所述有源区毗邻半导体材料构成的至少一个层布置，其中，所述层布置包括至少两个层，其中，以在所述两个层之间的界面处生成压电场的这样的方式形成所述两个层，所述压电场在所述界面处带来电压降，其中，在所述两个层的所述界面处提供峰值掺杂区域，以便减少所述电压降，其中，所述峰值掺杂区域的掺杂在远离所述有源区的方向上上升至少第一百分比值并且再次下降至少第二百分比值，其中，所述第一百分比值和第二百分比值大于被布置得更靠近所述有源区的层的掺杂的10%。在一个实施例中，所述半导体材料构成二元、三元和/或四元III-V族化合物半导体材料或II-VI族化合物半导体材料，其中，所述半导体材料是利用以III族元素或II族元素封端的表面来生长的，其中，所述III族元素来自Al、In或Ga的组，并且其中，所述II族元素来自Zn、Mg或Cd的组，并且其中，所述两个层被布置在相对于所述有源区的p侧上，并且其中，如在所述各层的生长方向上观看的那样，在所述两个层之间提供从更小带隙到更大带隙的过渡，并且其中，所述峰值掺杂区域的正掺杂的。在进一步的实施例中，所述半导体材料构成二元、三元和/或四元III-V族或II-VI族化合物半导体材料，其中，所述半导体材料是利用以III族或II族元素封端的表面来生长的，其中，所述III族元素来自Al、In或Ga的组，并且其中，所述II族元素来自Zn、Mg或Cd的组，并且其中，所述两个层被布置在相对于所述有源区的n侧上，并且其中，如在所述各层的生长方向上观看的那样，在所述两个层之间提供从更大带隙到更小带隙的过渡，并且其中，所述峰值掺杂区域是负掺杂的。在进一步的实施例中，所述半导体材料构成二元、三元和/或四元III-V族或II-VI族化合物半导体材料，其中，所述半导体材料是利用以V族元素或VI族元素封端的表面来生长的，其中，所述V族元素来自N、As或Sb的组，其中，所述VI族元素是氧，其中，所述两个层被布置在相对于所述有源区的p侧上，其中，如在所述各层的生长方向上观看的那样，在所述两个层之间提供从更大带隙到更小带隙的过渡，并且其中，所述峰值掺杂区域是正掺杂的。在一个实施例中，所述半导体材料构成二元、三元和/或四元III-V族或II-VI族化合物半导体材料，其中，所述半导体材料是利用以V族元素或VI族元素封端的表面来生长的，其中，所述V族元素来自N、As或Sb的组，其中，所述VI族元素是氧，其中，所述两个层被布置在相对于所述有源区的n侧上，并且如在所述各层的生长方向上观看的那样，在所述两个层之间提供从更小带隙到更大带隙的过渡，并且其中，所述峰值掺杂区域是负掺杂的。在一个实施例中，所述半导体材料包括II-VI族化合物半导体材料，特别是氧化锌和/或氧化镁锌，或构成II-VI族化合物材料，特别是氧化锌和/或氧化镁锌。II族元素包括例如锌（Zn）、镁（Mg）和镉（Cd）。VI族元素包括例如氧（O）。此外，取决于所选取的实施例，也在组件包括包含交替材料层的两个层布置的情况下，仅在一个层布置中，可能的是在波导层中提供对应地低的掺杂或在波导层中不提供掺杂，并且在所述波导层与相邻层之间的过渡区域中提供峰值掺杂区域。此外，取决于所选取的实施例，在组件包括相对于有源区相对地布置的两个层布置的情况下，在每个层布置中，可能的是在毗邻有源区的波导层中提供低掺杂，其中，在所述波导层与相邻层之间的过渡区域中提供对应的峰值掺杂区域。取决于所选取的实施例，峰值掺杂区域中的在掺杂上的上升可以大于峰值掺杂区域中的在掺杂上的降低。更进一步地，取决于所选取的实施例，布置在峰值掺杂区域与有源区之间的波导层中的掺杂可以低于相对于有源区相对地毗邻于波导层的相邻层中的掺杂。取决于所选取的实施例，掺杂可以是正的或负的。实验已经示出，如果第一层布置的掺杂是正的并且峰值掺杂区域中的掺杂至少大于1x10181/cm3，特别是大于5x10181/cm3，特别是大于8x10181/cm3，特别是大于1x10191/cm3，则实现光电组件的光学性质和/或电学性质方面的改进。借助于这些数量级，波导层与毗邻层之间的电压降充分地减少。进一步的实验已经示出，如果第一层布置的第一层包括正掺杂，则改进光电组件的效率和电学性质，其中，掺杂大于5x10181/cm3，特别是大于1x10191/cm3。更进一步地，实验已经示出，在光电组件包括有源区和波导层并且进一步的层毗邻后者的情况下，如果波导层包括负掺杂，则实现组件的效率和电学性质方面的改进，其中，至少在一个区段中的掺杂小于1x10181/cm3，特别是小于6x10171/cm3，特别是小于3x10171/cm3，其中，区段被布置在有源区与峰值掺杂区域之间。这些值在包括第一层布置和第二层布置的组件的配置中以及在仅包括一个层布置（其然后被负掺杂）的组件的配置中都是有利的。在进一步的实施例中，如果毗邻第二波导层的第二层包括大于5x10171/cm3，特别是大于1x10181/cm3的负掺杂，则实现组件的效率和本文档来自技高网...

【技术保护点】
一种包括用于生成电磁辐射的有源区（3）的光电组件，其中，所述有源区（3）毗邻由半导体材料构成的至少一个层布置（100、200），其中，所述层布置（100、200）包括至少两个层，其中，以在所述两个层之间的界面处生成压电场这样的方式形成所述两个层，所述压电场在所述界面处带来电压降，其中，在所述两个层的所述界面处提供峰值掺杂区域（6、13），以便减少所述电压降，其中，所述峰值掺杂区域（6、13）的掺杂（5、12）在远离所述有源区（3）的方向上上升至少第一百分比值并且再次下降至少第二百分比值，其中，所述第一百分比值和所述第二百分比值大于所述峰值掺杂区域（6、13）的最大掺杂的10%，其中，所述有源区（3）包括布置在两个势垒层（17、18、19）之间的至少一个量子阱层（15、16），其中，所述势垒层（17、18、19）中的至少一个是负掺杂的，其中，所述负掺杂大于5 x 10

【技术特征摘要】
【国外来华专利技术】2014.08.04 DE 102014111058.71.一种包括用于生成电磁辐射的有源区（3）的光电组件，其中，所述有源区（3）毗邻由半导体材料构成的至少一个层布置（100、200），其中，所述层布置（100、200）包括至少两个层，其中，以在所述两个层之间的界面处生成压电场这样的方式形成所述两个层，所述压电场在所述界面处带来电压降，其中，在所述两个层的所述界面处提供峰值掺杂区域（6、13），以便减少所述电压降，其中，所述峰值掺杂区域（6、13）的掺杂（5、12）在远离所述有源区（3）的方向上上升至少第一百分比值并且再次下降至少第二百分比值，其中，所述第一百分比值和所述第二百分比值大于所述峰值掺杂区域（6、13）的最大掺杂的10%，其中，所述有源区（3）包括布置在两个势垒层（17、18、19）之间的至少一个量子阱层（15、16），其中，所述势垒层（17、18、19）中的至少一个是负掺杂的，其中，所述负掺杂大于5x1017/cm3。2.如权利要求1所述的组件，其中，所述半导体材料构成二元、三元和/或四元III-V族或II-VI族化合物半导体材料，其中，所述半导体材料是利用以III族或II族元素封端的表面来生长的，其中，所述III族元素来自Al、In或Ga的组，并且其中，所述II族元素来自Zn、Mg或Cd的组，并且其中，所述两个层被布置在相对于所述有源区的p侧上，并且其中，如在各层的生长方向上观看的那样，在所述两个层之间提供从更小带隙到更大带隙的过渡，并且其中，所述峰值掺杂区域是正掺杂的。3.如权利要求1所述的组件，其中，所述半导体材料构成二元、三元和/或四元III-V族或II-VI族化合物半导体材料，其中，所述半导体材料是利用以III族或II族元素封端的表面得来生长的，其中，所述III族元素来自Al、In或Ga的组，并且其中，所述II族元素来自Zn、Mg或Cd的组，并且其中，所述两个层被布置在相对于所述有源区的n侧上，并且其中，如在各层的生长方向上观看的那样，在所述两个层之间提供从更大带隙到更小带隙的过渡，并且其中，所述峰值掺杂区域是负掺杂的。4.如权利要求1所述的组件，其中，所述半导体材料构成二元、三元和/或四元III-V族或II-VI族化合物半导体材料，其中，所述半导体材料是利用以V族或VI族元素封端的表面来生长的，其中，所述V族元素来自N、As或Sb的组，并且所述VI族元素是O，其中，所述两个层被布置在相对于所述有源区的p侧上，其中，如在各层的生长方向上观看的那样，在所述两个层之间提供从更大带隙到更小带隙的过渡，并且其中，所述峰值掺杂区域是正掺杂的。5.如权利要求1所述的组件，其中，所述半导体材料构成二元、三元和/或四元III-V族或II-VI族化合物半导体材料，其中，所述半导体材料是利用以V族或VI族元素封端的表面来生长的，其中，所述V族元素来自N、As或Sb的组，其中，所述VI族元素是O，其中，所述两个层被布置在相对于所述有源区的n侧上，其中，如在各层的生长方向上观看的那样，在所述两个层之间提供从更小带隙到更大带隙的过渡，并且其中，所述峰值掺杂区域是负掺杂的。6.如前述权利要求中的任一项所述的组件，其中，所述层布置（100、200）包括至少一个波导层（110、210）和层（120、220）作为各层，其中，所述波导层（110、210）布置在所述有源区（3）与所述层（120、220）之间，并且其中，在所述波导层与所述层之间的所述界面处提供峰值掺杂区域。7.如权利要求1至6中的任一项所述的组件，其中，所述有源区（3）布置在由半导体材料构成的所述层布置（100）与第二层布置（200）之间，其中，所述第二层布置（200）包括至少一个第二波导层（210）和第二层（220）作为进一步的两个层，其中，所述第二波导层（210）布置在所述有源区（3）与所述第二层（220）之间，其中，以在所述进一步的两个层之间的界面处生成压电场这样的方式形成所述进一步的两个层，所述压电场在所述界面处带来电压降，其中，在所述进一步的两个层的界面处提供峰值掺杂区域（6、13），以便减少所述电压降，其中，所述峰值掺杂区域的掺杂在远离所述有源区的方向上上升至少第一百分比值并且再次下降至少第二百分比值，其中，所述第一百分比值和所述第二百分比值大于布置在所述有源区附近的所述层的掺杂的10%。8.如前述权利要求中的任一项所述的组件，其中，所述峰值掺杂区域（6、13）中的最大掺杂至少大于1x1018/cm3，特别是大于5x1018/cm3，特别是大于8x1018/cm3，特别是大于1x1019/cm3。9.如权利要求6至8中的任一项所述的组件，其中，所述第一层布置（100）的所述第一层（120）包括正掺杂（5），其大于5x1018/cm3，特别是大于1x1019/cm3。10.如权利要求7至9中的任一项所述的组件，其中，所述第二层布置（200）的所述掺杂（12）是负的，并且其中，所述峰值掺杂区域（13）中的所述掺杂（12）至少大于5x1017/cm3，特别是大于1x1018/cm3，优选地大于2x1018/cm3，并且特别是大于5x1018/cm3，特别是大于1x1019/cm3。11.如权利要求7至10中的任一项所述的组件，其中，所述峰值掺杂区域（13）外部的所述第二波导（210）中的所述掺杂（12）小于或等于所述第二层（220）中的所述掺杂。12.如权利要求11所述的组件，其中，所述第二波导层（210）包括负掺杂（12），其至少在第二区段中小于1x1018/cm3，特别是小于6x1017/cm3，特别是小于3x1017/cm3，其中，所述第二区段布置在所述有源区（3）与所述第二峰值掺杂区域（13）之间。13.如权利要求7至12中的任一项所述的组件，其中，所述第二层布置（200）的所述第二层（220）包括负掺杂，其大于5x1017/cm3，特别是大于1x1018/cm3。14.如前述权利要求中的任一项所述的组件，其中，所述有源区（3）包括布置在两个势垒层（17、18、19）之间的至少一个量子阱层（15、16），其中，所述势垒层（17、18、19）中的至少一个是负掺杂的，其中，所述负掺杂大于1x1018/cm3，特别是大于2x1018/cm3，特别是大于5x1018/cm3。15.如权利要求14所述的组件，其中，所述有源区（3）包括多个量子阱（15、16），其中，每个量子阱（15、17）布置在两个势垒层（17、18、19）之间，其中，从第二层布置（200）起延伸，前两个量子阱（15、16）的前两个势垒层（17、18、19）是负掺杂的，并且其中，至少一个随后的势垒层（17）是非掺杂的。16.如权利要求6至15中的任一项所述的组件，其中，所述第一层布置（100）的所述第一层（120）包括正掺杂（5），其包括小于5x1019/cm3，特别是小于1x1019/cm3，特别是小于小于1x1018/cm3，特别是小于5x1017/cm3。17.如权利要求7至16中的任一项所述的组件，其中，所述第二层布置（200）的所述第二波导层（210）包括负掺杂（12），其包括小于5x1018/cm3，特别是包括小于1x1018/cm3，优选地小于1x1017/cm3，并且其中，所述第二层（220）包括负掺杂（12），其小于5x1018/cm3，特别是小于1x1018/cm3，优选地小于1x1017/cm3。18.如权利要求7至17中的任一项所述的组件，其中，所述第二层（220）中的负掺杂（12）在相对于所述第二波导层（210）远离所述有源区（3）的方向上在预先限定的距离处上升。19.如权利要求6至18中的任一项所述的组件，其中，毗邻所述第一层（120）提供进一步的第一层（130），其中，以在所述第一层与所述进一步的第一层之间的界面处生成压电场这样的方式形成所述第一层和所述进一步的第一层，所述压电场在所述界面处带来电压降，其中，在所述第一层和所述进一步的第一层的界面处提供第二峰值掺杂区域（6、13），以便减少电压降，其中，所述第二峰值掺杂区域的掺杂...

【专利技术属性】
技术研发人员：C艾希勒，AS阿夫拉梅斯库，T武尔姆，J里斯蒂克，
申请(专利权)人：奥斯兰姆奥普托半导体有限责任公司，
类型：发明
国别省市：德国,DE