半导体器件制造技术

本公开提供了半导体器件。一种半导体器件包括：鳍型图案，从基板突出并包括彼此相反的第一侧表面和第二侧表面；第一沟槽，与第一侧表面接触；第二沟槽，与第二侧表面接触；第一衬层，共形地形成在第一沟槽的侧表面和底表面上；第一场绝缘膜，设置在第一衬层上并部分地填充第一沟槽；第二衬层，共形地形成在第二沟槽的侧表面上并暴露第二沟槽的底表面；以及第二场绝缘膜，设置在第二衬层上并部分地填充第二沟槽。

semiconductor device

The present disclosure provides a semiconductor device. A semiconductor device includes a fin type pattern, and highlights from the substrate includes a first side surface and a second side surface opposite to each other; the first trench, and a first side surface contact; second groove surface in contact with the second side; the first lining layer conformally formed in the first groove side surface and the bottom surface of the first; field insulating film is disposed on the first lining layer and partially filling the first trench; second lining layer conformally formed in the bottom surface of the second groove on the side surface and exposed second grooves; and the second insulating film second arranged in the lining layer and part of the second trench filling.

【技术实现步骤摘要】
半导体器件
本专利技术构思涉及半导体器件及其制造方法。
技术介绍
已经开发了多栅极晶体管来增大半导体器件的密度。在多栅极晶体管中，提供有形成在基板上的鳍形或纳米线形状的硅主体，栅极形成在硅主体的表面上。
技术实现思路
根据本专利技术构思的示范性实施方式，提供一种半导体器件，该半导体器件包括：鳍型图案，从基板突出并包括彼此相反的第一侧表面和第二侧表面；第一沟槽，与第一侧表面接触；第二沟槽，与第二侧表面接触；第一衬层，共形地形成在第一沟槽的侧表面和底表面上；第一场绝缘膜，设置在第一衬层上并部分地填充第一沟槽；第二衬层，共形地形成在第二沟槽的侧表面和底表面上并暴露第二沟槽的底表面的一部分；以及第二场绝缘膜，设置在第二衬层上并部分地填充第二沟槽。第一沟槽的宽度小于第二沟槽的宽度。第一沟槽的深度小于第二沟槽的深度。第二场绝缘膜的上表面比第一场绝缘膜的上表面高、或者与第一场绝缘膜的上表面一致。该半导体器件还包括形成在鳍型图案以及第一场绝缘膜和第二场绝缘膜上的栅电极。栅电极包括第一部分和第二部分，第一部分交叠第一场绝缘膜，第二部分交叠第二场绝缘膜，第二部分的厚度比第一部分的厚度薄。第二衬层包括共形地形本文档来自技高网...

【技术保护点】
一种半导体器件，包括：鳍型图案，从基板突出并包括彼此相反的第一侧表面和第二侧表面；第一沟槽，与所述第一侧表面接触；第二沟槽，与所述第二侧表面接触；第一衬层，共形地形成在所述第一沟槽的侧表面和底表面上；第一场绝缘膜，设置在所述第一衬层上并部分地填充所述第一沟槽；第二衬层，共形地形成在所述第二沟槽的侧表面和底表面上并暴露所述第二沟槽的底表面的一部分；以及第二场绝缘膜，设置在所述第二衬层上并部分地填充所述第二沟槽。

【技术特征摘要】
2016.01.26 US 15/006,4211.一种半导体器件，包括：鳍型图案，从基板突出并包括彼此相反的第一侧表面和第二侧表面；第一沟槽，与所述第一侧表面接触；第二沟槽，与所述第二侧表面接触；第一衬层，共形地形成在所述第一沟槽的侧表面和底表面上；第一场绝缘膜，设置在所述第一衬层上并部分地填充所述第一沟槽；第二衬层，共形地形成在所述第二沟槽的侧表面和底表面上并暴露所述第二沟槽的底表面的一部分；以及第二场绝缘膜，设置在所述第二衬层上并部分地填充所述第二沟槽。2.根据权利要求1所述的半导体器件，其中所述第一沟槽的宽度小于所述第二沟槽的宽度。3.根据权利要求1所述的半导体器件，其中所述第一沟槽的深度小于所述第二沟槽的深度。4.根据权利要求1所述的半导体器件，其中所述第二场绝缘膜的上表面比所述第一场绝缘膜的上表面高、或者与所述第一场绝缘膜的上表面一致。5.根据权利要求4所述的半导体器件，还包括形成在所述鳍型图案以及所述第一场绝缘膜和所述第二场绝缘膜上的栅电极。6.根据权利要求5所述的半导体器件，其中所述栅电极包括第一部分和第二部分，所述第一部分交叠所述第一场绝缘膜，所述第二部分交叠所述第二场绝缘膜，并且所述第二部分的厚度比所述第一部分的厚度薄。7.根据权利要求4所述的半导体器件，其中所述第二衬层包括共形地形成在所述第二沟槽的所述侧表面上的侧部区域以及与所述侧部区域连接并沿所述第二沟槽的所述底表面的一部分共形地形成的底部区域，所述第二场绝缘膜包括与所述侧部区域接触的第一区域以及与所述第一区域接触并通过所述第一区域与所述侧部区域间隔开的第二区域，并且所述第一区域的上表面的高度低于所述第二区域的上表面的高度。8.根据权利要求7所述的半导体器件，其中所述第一区域的上表面的高度与所述第一场绝缘膜的上表面的高度相同。9.根据权利要求1所述的半导体器件，其中所述第二衬层包括共形地形成在所述第二沟槽的所述侧表面上的侧部区域以及与所述侧部区域连接并沿所述第二沟槽的所述底表面的一部分共形地形成的底部区域。10.根据权利要求9所述的半导体，其中所述第二场绝缘膜包括与所述侧部区域接触的第一区域以及与所述第一区域接触并...

【专利技术属性】
技术研发人员：车知勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR