一种具有超结结构的SOI横向高压器件制造技术

本发明专利技术提供一种具有超结结构的SOI横向高压器件，其元胞结构包括衬底、衬底接触电极、埋氧层、厚SOI层、P型体区、厚介质层、N型重掺杂漏极区、超薄顶层硅、N型条区和P型条区、P型重掺杂体接触区和N型重掺杂源极区、栅氧化层、源极接触电极、多晶硅栅、漏极接触电极，N型条区和P型条区构成超结结构并在Z方向交替排列地嵌入在靠近源端区域的厚SOI层中，本发明专利技术通过漏端超薄顶层硅提高器件漏端承受高压区的纵向耐压，通过大量的理论推导得到最好的横向耐压，同时靠近源端区域采用超结使其在保持功率MOS高的击穿电压的同时极大地降低了比导通电阻，有着较低的导通损耗，最终达到有效减小器件面积、降低器件成本的目的。

A SOI transverse high voltage device with over junction structure

The invention provides an SOI lateral high voltage devices with super junction structure, the cellular structure includes a substrate, a substrate contact electrode, the buried oxide layer, the thickness of SOI layer, P type area, thick dielectric layer, N doped drain region, a thin silicon layer, N type and P type region, region P type heavily doped body contact area and N type heavily doped source region, a gate oxide layer, a source electrode contact, polysilicon gate and drain contact electrode, N type and P type region region constitute a super junction structure and arranged alternately embedded in a thick SOI layer near the source region in the Z direction, the present invention through the drain thin top layer silicon enhanced drain region under high pressure to obtain the horizontal longitudinal pressure, the best through theoretical derivation in great quantities, at the same time close to the source node to the end of the area greatly while maintaining a high breakdown voltage power MOS reduces conduction resistance, have With low conduction loss, the end of the device can effectively reduce the device area and reduce the cost of the device.

【技术实现步骤摘要】
一种具有超结结构的SOI横向高压器件
本专利技术涉及半导体功率器件
，具体涉及一种具有超结结构的SOI横向高压器件。
技术介绍
与常规的体硅技术相比，SOI技术具有高速、低功耗、高集成度、极小的寄生效应以及良好的隔离特性等优点，并减弱了闭锁效应和具备强抗辐照能力，使集成电路的可靠性和抗软失误能力大大提高，正逐渐成为制造高速度、低功耗、高集成度和高可靠性的集成电路的主流技术。以SOI横向高压器件为基础的SOI高压集成电路(HighVoltageIC，简称HVIC)，作为智能功率集成电路(SmartPowerIC，简称SPIC)领域的一个新兴分支，近年来得到了迅速的发展。SOI横向高压器件较低的纵向耐压限制了其在HVIC中的应用，根据SOI介质场增强(ENhancedDIelectriclayerField，简称ENDIF)普适理论，采用超薄顶层硅可提高SOI器件的纵向耐压，但同时也导致了较大的比导通电阻。
技术实现思路
本专利技术的目的就是针对上述传统横向高压器件存在的问题，提供一种具有超结结构的SOI横向高压器件，保持器件高的击穿电压的同时降低器件的比导通电阻。为实现上述专利技术目本文档来自技高网...

【技术保护点】
一种具有超结结构的SOI横向高压器件，其特征在于：其元胞结构包括衬底(1)、衬底(1)下表面的衬底接触电极(16)、衬底(1)上表面的埋氧层(2)、埋氧层(2)上表面的厚SOI层(4)、厚SOI层(4)左侧的P型体区(8)、厚SOI层(4)内部的厚介质层(5)、沿纵向方向贯穿并嵌入在厚介质层(5)右端的N型重掺杂漏极区(11)、纵向上位于厚介质层(5)和埋氧层(2)之间的超薄顶层硅(3)、P型体区(8)和厚介质层(5)之间的N型条区(7)和P型条区(6)、位于P型体区(8)内部的相互独立的P型重掺杂体接触区(9)和N型重掺杂源极区(10)、设置在N型重掺杂源极区(10)和P型体区(8)上表面的...

【技术特征摘要】
1.一种具有超结结构的SOI横向高压器件，其特征在于：其元胞结构包括衬底(1)、衬底(1)下表面的衬底接触电极(16)、衬底(1)上表面的埋氧层(2)、埋氧层(2)上表面的厚SOI层(4)、厚SOI层(4)左侧的P型体区(8)、厚SOI层(4)内部的厚介质层(5)、沿纵向方向贯穿并嵌入在厚介质层(5)右端的N型重掺杂漏极区(11)、纵向上位于厚介质层(5)和埋氧层(2)之间的超薄顶层硅(3)、P型体区(8)和厚介质层(5)之间的N型条区(7)和P型条区(6)、位于P型体区(8)内部的相互独立的P型重掺杂体接触区(9)和N型重掺杂源极区(10)、设置在N型重掺杂源极区(10)和P型体区(8)上表面的栅氧化层(12)、与P型体区(8)的上表面相接触的源极接触电极(13)、栅氧化层(12)上方的多晶硅栅(14)、设置在N型重掺杂漏极区(11)上表面的漏极接触电极(15)，所述埋氧层(2)的上表面与厚SOI层(4)和超薄顶层硅(3)的下表面相连接，所述厚介质层(5)的下表面与超薄顶层硅(3)的上表面相接触，所述N型条区(7)和P型条区(6)构成超结结构并在Z方向交替排列地嵌入在N型漂移区中靠近源端区域的厚SOI层(4)中，P型重掺杂体接触区(9)和N型重掺杂源极区(10)的上表面与P型体区(8)的上表面相接触，所述源极接触电极(13)的右端部分覆盖N型重掺杂源极区(10)的左端，所述栅氧化层(12)的左端部分覆盖N型重掺杂源极区(10)的右端，栅氧化层(12)不与源极接触电极(13)相接触。2.根据权利要求1所述的一种具有超结结构的SOI横向高压器件，其特征在于：所述器件的漏端含有N型buffer区(17)。3.根据...

【专利技术属性】
技术研发人员：章文通，詹珍雅，肖倩倩，王正康，乔明，
申请(专利权)人：电子科技大学，电子科技大学广东电子信息工程研究院，
类型：发明
国别省市：四川,51