重复使用于制造发光元件的基板的方法技术

本发明专利技术公开一种重复使用于制造发光元件的基板的方法，其包含步骤︰(a)提供一基板；(b)形成一成核层于基板上；(c)形成一半导体叠层于成核层上；以及(d)分离半导体叠层与成核层以裸露成核层，其中在步骤(c)之前，还包含形成一牺牲层于成核层上。

【技术实现步骤摘要】
重复使用于制造发光元件的基板的方法
本专利技术涉及一种发光元件的制造方法，尤其是涉及一种使用可再度使用的基板制造发光元件的方法。
技术介绍
发光二极管被广泛地用于固态照明光源。相较于传统的白炽灯泡和荧光灯，发光二极管具有耗电量低以及寿命长等优点，因此发光二极管已逐渐取代传统光源，并且应用于各种领域，如交通号志、背光模块、路灯照明、医疗设备等。
技术实现思路
本专利技术提供一种重复使用于制造发光元件的基板的方法，其包含步骤︰(a)提供一基板；(b)形成一成核层于基板上；(c)形成一半导体叠层于成核层上；以及(d)分离半导体叠层与成核层以裸露成核层，其中在步骤(c)之前，还包含形成一牺牲层于成核层上。附图说明图1为本专利技术的制造发光元件的流程示意图；图2为本专利技术的半导体叠层的剖视图；图3为图1的子流程S的流程示意图；图4为本专利技术的一实施例的发光元件的剖视图；图5为本专利技术的另一实施例的制造发光元件的流程示意图。符号说明10：成长基板101：上表面20：成核层201：顶表面30：牺牲层40：半导体叠层200：反射系统50：支撑基板60：连接层70：第一中间结构80：第二中间结构400：发光叠层401：第一限制层402：第二限制层403：活性层404：蚀刻停止层405：缓冲层406：第一接触层407：第二接触层408：第一窗户层409：第二窗户层90：第一电极410：切割道100：第二电极110：导电反射镜120：电流扩散层130：透明导电层140：绝缘层150：钝化层160：保护层具体实施方式以下实施例将伴随着附图说明本专利技术的概念，在附图或说明中，相似或相同的部分是使用相同的标号，并且在附图中，元件的形状或厚度可扩大或缩小。需特别注意的是，图中未绘示或说明书未描述的元件，可以是熟习此技术的人士所知的形式。在本专利技术中，如果没有特别的说明，通式AlGaAs代表AlxGa(1-x)As，其中0≤x≤1；通式AlInP代表AlxIn(1-x)P，其中0≤x≤1；通式AlGaInP代表(AlyGa(1-y))1-xInxP，其中0≤x≤1,0≤y≤1；通式InGaP代表InxGa1-xP,其中0≤x≤1；以及通式GaAsP代表GaAs1-xPx,其中0≤x≤1。调整元素的含量可以达到不同的目的，例如匹配成长基板的晶格常数或是调整主发光波长。图1为本专利技术的制造发光元件的流程示意图。制造发光元件的方法包含步骤：步骤1a：提供一成长基板10，其具有一上表面101；以及通过外延成长形成一成核层20于成长基板10的上表面101上，其中成核层20包含一顶表面201；步骤1b：通过外延成长形成一牺牲层30于成核层20的顶表面201上；步骤1c：通过外延成长形成一半导体叠层40于牺牲层30上；步骤1d：形成一反射系统200于半导体叠层40上，以及通过一连接层60连接一支撑基板50至反射系统200；步骤1e：使用蚀刻液以移除牺牲层30而使半导体叠层40与成核层20分离，用于形成一第一中间结构70以及一第二中间结构80。其中第一中间结构70包含支撑基板50以及与支撑基板50连接的半导体叠层40，第二中间结构80包含成长基板10以及成长于成长基板10上的成核层20，且第一中间结构70接着会依照子流程S进行用于形成如图4所示的发光元件，此部分之后会再详述。步骤1f：使用一酸性溶液处理成核层20的顶表面201，用于移除任何污染物或是副产物，例如自成核层20氧化的自然氧化物。接着，第二中间结构80依照一再循环流程用于通过重复使用第二中间结构80以及循环步骤1b至步骤1e或是循环步骤1b至步骤1f而重复形成半导体叠层40。执行外延成长的方式包含但不限于金属有机化学气相沉积(metal-organicchemicalvapordeposition，MOCVD)、氢化物气相外延法(hydridevaporphaseepitaxial，HVPE)、或是液相晶体外延生长(liquid-phaseepitaxy，LPE)。在一实施例中，成核层20以及牺牲层30皆与成长基板10晶格匹配。具体地，请参阅图1。成长基板10包含一用于外延成长成核层20的上表面101，并具有一足够厚的厚度用于支撑成长于其上的层或是结构。较佳的，成长基板10的厚度不小于100微米(μm)，且较佳的，不大于750μm。成长基板10包含半导体材料，例如，三五族半导体材料或是四族半导体材料。在一实施例中，成长基板10包含一具有导电型态的三五族半导体材料。较佳的，成长基板10实质上为单晶。在一实施例中，成长基板10包含锗(Ge)。在本实施例中，三五族半导体材料包含n型砷化镓。n型掺杂物包括硅或锗。在一实施例中，成长基板10具有一作为主要成长表面的晶面，其相对于(100)晶面倾斜一角度。较佳的，角度介于2度(含)至15度(含)之间。成长基板10具有一第一本质晶格常数。在本专利技术中，如果没有特别说明，「本质晶格常数」代表一实质上无应变之层的晶格常数a0。具体地，成核层20通过外延成长直接成长于成长基板10的上表面101。在一实施例中，成核层20位于成长基板10上且覆盖成长基板10的上表面101。成核层20具有一顶表面201，其用于成长随后的层，例如牺牲层30，且在步骤1e中移除牺牲层30之后，其露出的表面即成为顶表面201并可再重复成长牺牲层30。成核层20包含，或较佳的，实质上由一不同于成长基板10的材料所组成。例如，在本实施例中，成核层20实质上由(AlyGa(1-y))1-xInxP,所组成，其中0≤x≤1，0≤y≤1。较佳的，成核层20实质上由(AlyGa(1-y))1-xInxP,所组成，其中0.4≤x≤0.6，0≤y≤0.6。更佳的，成核层20实质上由(AlyGa(1-y))1-xInxP,所组成，其中0.49≤x≤0.51，0≤y≤0.6，用于降低铝暴露于大气中氧化的程度。成核层20具有一第二本质晶格常数，其实质上相等于成长基板10的第一本质晶格常数。更佳的，成核层20实质上由InxGa1-xP所组成，其实质上缺乏铝，其中0.49≤x≤0.51。在本专利技术中，「缺乏」代表成核层20实质上不包含，或是包含不超过痕量的铝，例如，不超过全部组成的千分之一。因为成核层20实质上由实质上缺乏铝的InxGa1-xP所组成，当成核层20暴露于大气之中时，由铝氧化形成的副产物可以显著地减少。成核层20具有一不小于3纳米(nm)的厚度，用于确保后续外延层的品质，且较佳的，成核层20的厚度介于10nm至1500nm之间。牺牲层30通过外延成长直接形成在成核层20的顶表面201。较佳的，牺牲层30具有一第三本质晶格常数，其实质上相等于成核层20的第二本质晶格常数。较佳的，牺牲层30包含一材料，其组成或组成比例不同于成核层20的材料。用于移除牺牲层30以将半导体叠层40自成核层20分离的蚀刻液具有一相对于牺牲层30的第一蚀刻速率以及一相对于成核层20的第二蚀刻速率，第一蚀刻速率明显高于第二蚀刻速率。较佳的，第一蚀刻速率与第二蚀刻速率的比例大于100:1，更佳的，大于1000:1。蚀刻液具有选择性，其主要用于，或更佳地，只移除牺牲层30。通过使用具有高选择性的蚀刻液，在步骤1e之后，牺牲层30可以完全地被移除，且本文档来自技高网...

【技术保护点】
一种重复使用于制造发光元件的基板的方法，其包含步骤︰(a)提供一基板；(b)形成一成核层于该基板上；(c)形成一半导体叠层于该成核层上；以及(d)分离该半导体叠层与该成核层以裸露该成核层；其中在步骤(c)之前，还包含形成一牺牲层于该成核层上。

【技术特征摘要】
2015.09.21 US 14/859,7391.一种重复使用于制造发光元件的基板的方法，其包含步骤︰(a)提供一基板；(b)形成一成核层于该基板上；(c)形成一半导体叠层于该成核层上；以及(d)分离该半导体叠层与该成核层以裸露该成核层；其中在步骤(c)之前，还包含形成一牺牲层于该成核层上。2.如权利要求1所述的方法，其中分离该半导体叠层与该成核层以裸露该成核层是通过移除该牺牲层。3.如权利要求1所述的方法，其中该成核层包含一顶表面，且在步骤(d)之后，该方法还包含处理该成核层的该顶表面。4.如权...

【专利技术属性】
技术研发人员：李世昌，李荣仁，陈孟扬，
申请(专利权)人：晶元光电股份有限公司，
类型：发明
国别省市：中国台湾,71