半导体器件的形成方法技术

一种半导体器件的形成方法，在接触孔图形开口和沟槽图形开口对准较差的情况下，沿所述接触孔图形开口对平坦层进行第一刻蚀，直至暴露出所述掩膜层的表面；第一刻蚀后，沿所述接触孔图形开口对掩膜层和平坦层进行第二刻蚀，直至暴露出过渡氧化层的表面，第二刻蚀对掩膜层的刻蚀速率大于对过渡氧化层的刻蚀速率；第二刻蚀后，沿所述接触孔图形开口对过渡氧化层和介质层进行第三刻蚀，在介质层中形成接触孔，第三刻蚀对过渡氧化层的刻蚀速率大于对掩膜层的刻蚀速率；所述三步骤的刻蚀能够避免在接触孔图形开口和沟槽图形开口对准较差的情况下形成的接触孔的宽度过小的现象，避免半导体器件发生断路。

【技术实现步骤摘要】
半导体器件的形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。
技术介绍
随着半导体集成电路工艺技术的不断进步，当半导体器件缩小至深亚微米的范围时，半导体器件之间的高性能、高密度连接需要通过互联结构实现。互联结构中易形成寄生电阻和寄生电容，从而出现寄生效应，导致金属连线传递的时间延迟，人们面临着如何克服由于连接长度的急速增长而带来的RC(R指电阻，C指电容)延迟显著增加的问题。为了克服互联中的寄生效应，在大规模集成电路后段工艺互联的集成工艺中，一方面，寄生电容正比于互联层绝缘介质的相对介电常数K，因此使用低K材料尤其是超低介电常数(Ultra-lowdielectricconstant，ULK)的材料代替传统的SiO2介质材料已成为满足高速芯片的发展的需要，另一方面，由于铜具有较低的电阻率、优越的抗电迁移特性和高的可靠性，能够降低金属的互连电阻，进而减小总的互连延迟效应，现已由常规的铝互连改变为低电阻的铜互连。然而，现有技术形成的半导体器件的性能有待提高。
技术实现思路
本专利技术解决的问题是在接触孔图形开口和沟槽图形开口对准较差的情况下避免形成的接触孔的宽度过小本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供基底和位于基底上的介质层，所述基底内形成有底层金属层；在所述介质层上由下到上依次形成过渡氧化层和掩膜层，所述掩膜层中具有沟槽图形开口；形成覆盖所述掩膜层和所述沟槽图形开口的平坦层；在所述平坦层上形成具有接触孔图形开口的光刻胶层，所述接触孔图形开口和所述沟槽图形开口错位；沿所述接触孔图形开口对平坦层进行第一刻蚀，直至暴露出所述掩膜层的表面；第一刻蚀后，沿所述接触孔图形开口对掩膜层和平坦层进行第二刻蚀，直至暴露出过渡氧化层的表面，第二刻蚀对掩膜层的刻蚀速率大于对过渡氧化层的刻蚀速率；第二刻蚀后，沿所述接触孔图形开口对过渡氧化层和介质层进行第三刻蚀，在...

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底和位于基底上的介质层，所述基底内形成有底层金属层；在所述介质层上由下到上依次形成过渡氧化层和掩膜层，所述掩膜层中具有沟槽图形开口；形成覆盖所述掩膜层和所述沟槽图形开口的平坦层；在所述平坦层上形成具有接触孔图形开口的光刻胶层，所述接触孔图形开口和所述沟槽图形开口错位；沿所述接触孔图形开口对平坦层进行第一刻蚀，直至暴露出所述掩膜层的表面；第一刻蚀后，沿所述接触孔图形开口对掩膜层和平坦层进行第二刻蚀，直至暴露出过渡氧化层的表面，第二刻蚀对掩膜层的刻蚀速率大于对过渡氧化层的刻蚀速率；第二刻蚀后，沿所述接触孔图形开口对过渡氧化层和介质层进行第三刻蚀，在介质层中形成接触孔，第三刻蚀对过渡氧化层的刻蚀速率大于对掩膜层的刻蚀速率；去除所述光刻胶层和平坦层后，以所述掩膜层为掩膜刻蚀介质层直至暴露出底层金属层的表面，在介质层中形成沟槽。2.根据权利要求1所述的半导体器件的形成方法，其特征在于，第二刻蚀对掩膜层的刻蚀速率与对过渡氧化层的刻蚀速率的比值为10～100。3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述第二刻蚀为各向异性等离子体刻蚀工艺，参数为：采用的气体为C4F8、CF4、CH4、N2和SiCl4，C4F8的流量为10sccm～100sccm，CF4的流量为10sccm～200sccm，CH4的流量为0sccm～100sccm，N2的流量为10sccm～200sccm，SiCl4的流量为0sccm～100sccm，源射频功率为100瓦～1000瓦，偏置射频功率为10瓦～200瓦，腔室压强为5mtoor～100mtoor。4.根据权利要求1所述的半导体器件的形成方法，其特征在于，第三刻蚀对过渡氧化层的刻蚀速率与对掩膜层的刻蚀速率的比值为10～100。5.根据权利要求4所述的半导...

【专利技术属性】
技术研发人员：张海洋，袁光杰，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31