半导体元件及其制造方法技术

本揭露为提供一种半导体元件及其制造方法。半导体元件的制造方法包括在开口中沉积第一介电层，第一介电层包含半导体元素及非半导体元素。此方法还包括在第一介电层上沉积半导体层，半导体层包含与半导体元素相同的第一元素。此方法还包括将第二元素引入至半导体层，其中第二元素与非半导体元素相同。此方法还包括：对半导体层应用热退火制程，以将半导体层改变为第二介电层。

【技术实现步骤摘要】
半导体元件及其制造方法
本揭露是关于一种半导体元件及其制造方法。
技术介绍
在半导体集成电路(integratedcircuit；IC)工业中，IC材料及设计的技术进步已产生数代IC，其中每一代皆比前代具有更小且更复杂的电路。在IC演进的过程中，功能密度(亦即，每晶片面积互连元件的数目)大体而言已增加，而几何尺寸(亦即，可使用制造制程产生的最小组件(或接线))已减小。此缩小制程大体通过提高生产效率及降低相关联成本来提供益处。此缩小亦增加了IC处理及制造的复杂性。半导体元件制造包括许多不同制程，每个制程具有相关联循环时间及成本要求。持续希望减少元件制造中的成本及循环时间。此外，持续希望减少半导体制造中的缺陷的数目及提高半导体制造中的良率。本揭示案提供关于制造这些元件的改良。
技术实现思路
本揭露的一实施例为一种半导体的制造方法，包含在开口中沉积第一介电层，第一介电层包含半导体元素及非半导体元素。在第一介电层上沉积半导体层，半导体层包含与半导体元素相同的第一元素。将第二元素引入至半导体层，其中第二元素与非半导体元素相同。对半导体层应用热退火制程，以将半导体层改变为第二介电层。本揭露的另一实施例为一种半导体的制造方法，包含在开口内沉积第一氮化硅层。在第一氮化硅层上沉积硅层。将氮元素引入至硅层。对硅层应用一热退火制程。本揭露的又一实施例为一种半导体元件，包含开口、第一介电层、第二介电层。开口具有比宽度更大的深度。第一介电层沉积在开口的多个侧壁及底部上，第一介电层包含半导体元素及非半导体元素，第一介电层经设置使得开口的中心具有缝隙。第二介电层设置于第一介电层上及缝隙内，第二介电层包含与半导体元素相同的第一元素及与非半导体元素相同的第二元素。其中非半导体元素与半导体元素的比例大于第二元素与第一元素的比例。附图说明与随附附图一起阅读时自以下详细描述最好地理解本揭示案的态样。应注意，根据工业中的标准实务，各种特征未按比例绘制。事实上，为论述清楚起见，可任意增加或减少各种特征的尺寸。图1A为本揭露的部分实施例的基板中的开口的示意图；图1B为本揭露的部分实施例的用于沉积半导体化合物材料以填补开口的示意图；图1C为本揭露的部分实施例的在半导体化合物材料上形成半导体层的示意图；图1D为本揭露的部分实施例的在半导体层上执行布植制程的示意图；图1E为本揭露的部分实施例的执行退火制程的示意图；图1F为本揭露的部分实施例的无缝填补的示意图；图2为本揭露的部分实施例的用于鳍结构之间的开口的无缝填补的示意图；图3为本揭露的部分实施例的无缝填补的示意图，其中开口曝露源极区域/漏极区域；图4为本揭露的部分实施例的无缝填补的示意图，其中开口曝露栅极结构；图5为本揭露的部分实施例的使用无缝填补方法形成的浅沟槽隔离结构的示意图；图6A及图6B为本揭露的部分实施例的无缝填补的掺杂分布图；图7A及图7B为本揭露的部分实施例的具有不同角度的无缝填补的图；图8为本揭露的部分实施例的用于形成无缝填补的流程图。具体实施方式以下揭示内容提供用于实施所提供标的的不同特征的许多不同实施例或实施例。下文描述组件及布置的特定实施例，以简化本揭示案。当然这些内容仅为实施例且不意欲限制。举例而言，在随后的描述中第一特征形成于第二特征上方或形成于第二特征上可包括第一特征及第二特征直接接触形成的实施例，且亦可包括额外特征可形成于第一特征与第二特征之间以使得第一特征及第二特征可不直接接触的实施例。此外，本揭示案可重复各种实施例中的元件符号及/或字母。此重复是出于简单及清楚的目的且本质上并不规定所论述的各种实施例及/或配置之间的关系。此外，为便于描述，本文可使用诸如“在……下面”、“在……下方”、“下部”、“在……上方”、“上部”及类似术语的空间相对术语，以描述诸图中所图示的一个元件或一个特征与另外一或多个元件或一或多个特征的关系。除诸图中所示方位之外，这些空间相对术语意欲涵盖使用中或操作中元件的不同方位。设备可以另外方式定向(旋转90度或处于其他方位)，且可同样对本文所使用的空间相对描述词相应地进行阐释。在制造半导体元件期间，常常希望用诸如氮化硅或其他半导体化合物材料的介电材料填补小开口(诸如，沟槽)。通常通过应用沉积制程以填补开口来填补这些开口。随后，应用化学机械研磨(ChemicalMechanicalPolishing；CMP)制程以移除过量材料。但此制程通常在开口内留下缝隙。特定言之，沉积制程(在开口的侧壁上)水平方向上积累材料及(在开口的底表面上及开口外部的基板的顶表面上)在垂直方向上积累材料。随着材料在开口的侧壁及底表面上积累，直到一个程度后，在水平方向上就不再形成材料。此情形导致开口内产生缝隙。而此缝隙是希望可以避免的。因此，本文描述的方法提供用于减少或消除开口中的缝隙的技术。在一个实施例中，诸如原子层沉积(AtomicLayerDeposition；ALD)的沉积制程用以在开口上方沉积介电半导体化合物材料(例如，氮化硅)以填补彼开口。如上文描述，此举通常在开口内留下缝隙。随后，将半导体层(例如，硅)沉积至半导体化合物材料上。随后，将半导体化合物的另一元素引入至半导体材料中。在半导体化合物为氮化硅且半导体层为硅的实施例中，随后将氮引入至半导体层中。可例如通过布植制程引入氮。或者，可通过使氮气通过半导体层的表面上方来引入氮。随后，执行退火制程。退火制程将使半导体材料及另一元素形成额外半导体化合物材料，以填补缝隙。使用本文描述的原理，改良了沉积至相对较小开口中的介电材料的品质。换言之，可实质上减少或消除这些介电质填补物内的缝隙。此举提高在将具有介电材料的元件形成至相对较小开口中时涉及的半导体制造制程的良率。图1A为本揭露的部分实施例的基板中的开口的示意图。开口104具有较高深宽比，如：大于5的深宽比。如下文将进一步详细描述的，开口104可为如鳍结构之间的沟槽。在此情形下，使用用以填补开口104的材料来形成浅沟槽隔离(ShallowTrenchIsolation；STI)区域。在一些实施例中，开口104为介电材料层中的接触孔，用以曝露诸如源极区域/漏极区域或栅极结构的下层特征。基板102可包括单一材料或可包括多种材料。于一实施例中，开口104用以分离鳍结构，而基板102可包括诸如硅的单一半导体材料。于另一实施立中，开口104曝露下层特征，基板102可包括各种材料，诸如，半导体材料、掺杂半导体材料、栅极堆叠材料及层间介电(interlayerdielectric；ILD)材料。这些材料可形成一起形成诸如晶体管的集成电路组件的各种图案。在一实施例中，开口104的宽度110为约20纳米。在一些实施例中，宽度小于20纳米。深宽比(亦即，高度112与宽度110的比例)可为约5。在一些实施例中，深宽比大于5。在一个实施例中，开口104的底表面108与开口104的侧壁表面106之间的角度111在约87度至93度的范围内。图1B为本揭露的部分实施例的用于沉积半导体化合物材料以填补开口的示意图。沉积制程114用于在开口104内沉积第一介电层116。特定言之，在基板102的顶部上、开口的侧壁表面106上及开口104的底表面108上沉积第一介电层116。沉积第一介电层116的同时，本文档来自技高网...

【技术保护点】
一种半导体的制造方法，其特征在于，包含：在一开口中沉积一第一介电层，该第一介电层包含一半导体元素及一非半导体元素；在该第一介电层上沉积一半导体层，该半导体层包含与该半导体元素相同的一第一元素；将一第二元素引入至该半导体层，其中该第二元素与该非半导体元素相同；以及对该半导体层应用一热退火制程，以将该半导体层改变为一第二介电层。

【技术特征摘要】
2015.12.30 US 62/273,209;2016.10.11 US 15/290,7721.一种半导体的制造方法，其特征在于，包含：在一开口中沉积一第一介电层，该第一介电层包含一半导体元素及一非半导体元素；在该第一介电层上沉积一半导体层，该半导体层包含与该半导体元素相同的一第一元素；将一第二元素引入至该半导体层，其中该第二元素与该非半导体元素相同；以及对该半导体层应用一热退火制程，以将该半导体层改变为一第二介电层。2.根据权利要求1所述的半导体的制造方法，其特征在于，将该第二元素引入至该半导体层包含：在应用该热退火制程之前使用一第三元素应用一布植制程，其中该第三元素与该非半导体元素相同。3.根据权利要求1所述的半导体的制造方法，其特征在于，将该第二元素引入至该半导体层包含：在该热退火制程期间使一气体通过该半导体层上方，该气体包含与该非半导体元素相同的一第四元素。4.根据权利要求1所述的半导体的制造方法，其特征在于，该第一介电层的该非半导体元素的一浓度比该第二介电层更大。5.根据权利要求1所...

【专利技术属性】
技术研发人员：黄彦钧，谢博全，郑培仁，黄泰钧，李资良，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71