电子封装件及其制法制造技术

一种电子封装件及其制法，该电子封装件包括：绝缘层、嵌埋于该绝缘层中并外露于该绝缘层表面的电子元件、形成于该绝缘层与该电子元件上的线路结构、嵌埋于该绝缘层中的导电体、以及形成于该绝缘层上并接触该导电体的导电层，且该导电体与该导电层作为屏蔽结构，使该电子元件外围覆盖有屏蔽结构，以于运作该电子封装件时，该电子元件不会遭受外界的电磁干扰。

【技术实现步骤摘要】
电子封装件及其制法
本专利技术有关一种电子封装件的制法，尤指一种具有屏蔽结构的电子封装件及其制法。
技术介绍
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足电子封装件微型化(miniaturization)的封装需求，发展出晶圆级封装(WaferLevelPackaging，简称WLP)的技术。图1A至图1E为现有晶圆级半导体封装件1的制法的剖面示意图。如图1A所示，形成一热化离形胶层(thermalreleasetape)11于一承载件10上。接着，置放多个半导体元件12于该热化离形胶层11上，该些半导体元件12具有相对的主动面12a与非主动面12b，各该主动面12a上均具有多个电极垫120，且各该主动面12a黏着于该热化离形胶层11上。如图1B所示，形成一封装胶体13于该热化离形胶层11上，以包覆该半导体元件12。如图1C所示，烘烤该封装胶体13以硬化该热化离形胶层11而移除该热化离形胶层11与该承载件10，使该半导体元件12的主动面12a外露。如图1D所示，形成一线路结构14于该封装胶体13与该半导体元件12的主动面12a上，令该线路结构14电性连接该半导体元件12的电极垫120。接着，形成一绝缘保护层15于该线路结构14上，且该绝缘保护层15外露该线路结构14的部分表面，以供结合如焊球的导电元件16。如图1E所示，沿如图1D所示的切割路径L进行切单制造方法，以获取多个半导体封装件1。但是，现有半导体封装件1于运作时，因其不具电磁干扰(Electromagneticinterference，简称EMI)屏蔽(shielding)的结构，故容易遭受到外界的电磁干扰(EMI)，导致该半导体封装件1的电性运作功能不正常，因而影响整体该半导体封装件1的电性效能。因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
技术实现思路
鉴于上述现有技术的种种缺点，本专利技术为提供一种电子封装件及其制法，于运作该电子封装件时，该电子元件不会遭受外界的电磁干扰。本专利技术的电子封装件，包括：绝缘层，其具有相对的第一表面与第二表面；电子元件，其嵌埋于该绝缘层中并外露于该绝缘层的第一表面；线路结构，其形成于该绝缘层的第一表面与该电子元件上且电性连接该电子元件；导电体，其嵌埋于该绝缘层中并外露于该绝缘层的第二表面；以及导电层，其形成于该绝缘层的第二表面上并接触该导电体，以令该导电体与该导电层作为屏蔽结构。本专利技术还提供一种电子封装件的制法，其包括：提供一嵌埋有电子元件的绝缘层，其中，该绝缘层具有相对的第一表面与第二表面，且该电子元件外露于该绝缘层的第一表面；形成线路结构于该绝缘层的第一表面与该电子元件上，以令该线路结构电性连接该电子元件；于该绝缘层的第二表面上形成穿孔；形成导电体于该穿孔中；以及形成导电层于该绝缘层的第二表面上，以令该导电层接触该导电体，使该导电体与该导电层作为屏蔽结构。前述的电子封装件及其制法中，该电子元件具有相对的主动面与非主动面，且该电子元件以其主动面电性连接该线路结构。又，该导电层还接触该电子元件的非主动面。前述的电子封装件及其制法中，该导电体为电镀金属、填充材料或导电胶。前述的电子封装件及其制法中，该导电体与该导电层之间具有交界面。前述的电子封装件及其制法中，该导电体连通该绝缘层的第一与第二表面。前述的电子封装件及其制法中，该导电体电性连接该线路结构。由上可知，本专利技术的电子封装件及其制法，通过该导电体与该导电层的设计，使该电子元件外围覆盖有屏蔽结构，以于运作该电子封装件时，该电子元件不会遭受外界的电磁干扰，故相比于现有技术，本专利技术的电子封装件的电性运作功能得以正常运作，而该电子封装件的电性效能不会受到影响。附图说明图1A至图1E为现有半导体封装件的制法的剖面示意图；图2A至图2F为本专利技术的电子封装件的制法的剖面示意图；其中，图2A’及图2A”为图2A的另一实施例，图2B’为图2B的另一实施例，图2F’为图2F的另一实施例；以及图3及图3’为本专利技术的电子封装件的另一实施例。符号说明:1半导体封装件10,20承载件11热化离形胶层12半导体元件12a,22a主动面12b,22b非主动面120,220电极垫13封装胶体14,24线路结构15,222绝缘保护层16,26导电元件2,2’,3,3’电子封装件2a屏蔽结构21离形层22电子元件221导电凸块23绝缘层23a第一表面23b第二表面230穿孔240介电层241线路层242导电盲孔243凸块底下金属层27导电体28导电层L切割路径S交界面。具体实施方式以下通过特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其他优点及功效。须知，本说明书所附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本专利技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、及“一”等用语，也仅为便于叙述的明了，而非用以限定本专利技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当也视为本专利技术可实施的范畴。图2A至图2F为本专利技术的电子封装件2的制法的剖面示意图。如图2A所示，提供一具有离形层21的承载件20，且将多个电子元件22设于该承载件20上。于本实施例中，该电子元件22为主动元件、被动元件或其组合者，且该主动元件为例如半导体晶片，而该被动元件为例如电阻、电容及电感。例如，该电子元件22为主动元件，其具有相对的主动面22a及非主动面22b，并以其非主动面22b设置于该离形层21上，且该主动面22a具有多个电极垫220。此外，也可如图2A’所示，该电极垫220上形成如铜柱或锡球的导电凸块221，且该主动面22a上设有一绝缘保护层222，使该绝缘保护层222覆盖该些电极垫220与该些导电凸块221。或者，如图2A”所示，也可令该导电凸块221外露于该绝缘保护层222，例如，该导电凸块221的端面与该绝缘保护层222的表面齐平。如图2B所示，接续图2A的制造方法，形成一绝缘层23于该承载件20上，且该绝缘层23包覆该电子元件22的周围。于本实施例中，形成该绝缘层23的材质为模封材(moldingcompound)、干膜材(dryfilm)、线路增层材或光阻材(photoresist)，例如，该干膜材是以贴合方式形成，该光阻材以涂布方式形成。此外，该绝缘层23具有相对的第一表面23a与第二表面23b，且该绝缘层23以其第二表面23b结合该离形层21，并使该电子元件22的主动面22a外露于该绝缘层23的第一表面23a。又，若接续图2A’的制造方法，如图2B’所示，形成该绝缘层23后，以令该绝缘层23包覆该电子元件22，再通过整平制造方法，令该绝缘保护层222与该导电凸块221外露于该绝缘层23的第一表面23a。具体地，该整平制造方法是通过研磨方式，移除该绝缘层23的部分材质与该绝缘保护层222的部分材质(依需求，可移除该导电凸块221的部分材质)。应可理解本文档来自技高网...

【技术保护点】
一种电子封装件，其特征为，该电子封装件包括：绝缘层，其具有相对的第一表面与第二表面；电子元件，其嵌埋于该绝缘层中并外露于该绝缘层的第一表面；线路结构，其形成于该绝缘层的第一表面与该电子元件上且电性连接该电子元件；导电体，其嵌埋于该绝缘层中并外露于该绝缘层的第二表面；以及导电层，其形成于该绝缘层的第二表面上并接触该导电体，以令该导电体与该导电层作为屏蔽结构。

【技术特征摘要】
2015.12.18 TW 1041426761.一种电子封装件，其特征为，该电子封装件包括：绝缘层，其具有相对的第一表面与第二表面；电子元件，其嵌埋于该绝缘层中并外露于该绝缘层的第一表面；线路结构，其形成于该绝缘层的第一表面与该电子元件上且电性连接该电子元件；导电体，其嵌埋于该绝缘层中并外露于该绝缘层的第二表面；以及导电层，其形成于该绝缘层的第二表面上并接触该导电体，以令该导电体与该导电层作为屏蔽结构。2.根据权利要求1所述的电子封装件，其特征为，该电子元件具有相对的主动面与非主动面，且该电子元件以其主动面电性连接该线路结构。3.根据权利要求2所述的电子封装件，其特征为，该导电层还接触该电子元件的非主动面。4.根据权利要求1所述的电子封装件，其特征为，该导电体为电镀金属、填充材料或导电胶。5.根据权利要求1所述的电子封装件，其特征为，该导电体与该导电层之间具有交界面。6.根据权利要求1所述的电子封装件，其特征为，该导电体连通该绝缘层的第一与第二表面。7.根据权利要求1所述的电子封装件，其特征为，该导电体电性连接该线...

【专利技术属性】
技术研发人员：陈彦亨，江政嘉，王隆源，黄富堂，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：中国台湾,71