用于形成半导体器件的方法技术

用于形成半导体器件的方法包括形成非晶或多晶半导体层，该非晶或多晶半导体层与位于半导体衬底中的具有第一导电类型的至少一个半导体掺杂区域相邻。该方法还包括在形成非晶或多晶半导体层期间或之后将掺杂物结合到该非晶或多晶半导体层中。该方法还包括退火非晶或多晶半导体层，以将非晶或多晶半导体层的至少一部分转换为基本单晶半导体层并且在该单晶半导体层中形成具有第二导电类型的至少一个掺杂区域，使得pn结形成在具有第一导电类型的至少一个半导体掺杂区域与具有第二导电类型的至少一个掺杂区域之间。

Method for forming a semiconductor device

A method for forming a semiconductor device includes forming amorphous or polycrystalline semiconductor layer, the amorphous or polycrystalline semiconductor layer located in a semiconductor substrate having a first conductivity type doped semiconductor regions adjacent to at least one. The method also includes incorporating impurities into the amorphous or polycrystalline semiconductor layer, either during or after the formation of an amorphous or polycrystalline semiconductor layer. The method also includes annealing amorphous or polycrystalline semiconductor layer, by converting at least a portion of the amorphous or polycrystalline semiconductor layer as a single crystal semiconductor layer and the single crystal semiconductor layer is formed at least a doped region of a second conductivity type, the PN node has formed in at least one of the semiconductor doping region of a first conductivity type and a second conductivity type is at least a doped region.

【技术实现步骤摘要】
用于形成半导体器件的方法
实施例涉及用于形成半导体器件结构的概念，并且具体地涉及用于形成半导体器件的方法。
技术介绍
利用普通的半导体工艺，不能够生成尖锐的轮廓(例如，pn结)，尤其在较大深度处。类似的情况还可以应用于制造外延层。由于后续工艺的高温度预算(尤其是由于在部件的制造工艺开始处执行外延工艺)，外延层的掺杂会经历较强的向外扩散。
技术实现思路
一些实施例涉及用于形成半导体器件的方法。该方法包括形成与位于半导体衬底中的具有第一导电类型的至少一个半导体掺杂区域相邻的非晶或多晶半导体层。该方法还包括：在形成非晶或多晶半导体层期间或之后，将掺杂物结合到非晶或多晶半导体层中。该方法还包括：退火非晶或多晶半导体层以将非晶或多晶半导体层的至少一部分转换为基本为单晶的半导体层，并且在单晶半导体层中形成具有第二导电类型的至少一个掺杂区域，使得pn结形成在具有第一导电类型的至少一个半导体掺杂区域与具有第二导电类型的至少一个掺杂区域之间。附图说明以下将仅通过示例参照附图来描述装置和/或方法的一些实施例，其中：图1示出了用于形成半导体器件的方法的流程图；图2A至图2F示出了用于形成半导体器件的方法的示意图；图3示出了基于激光热退火工艺参数在pn结处的掺杂浓度(掺杂物/cm3)对深度(μm)的示图；图4A示出了包括隧穿注射绝缘栅型双极晶体管结构的半导体器件的示意图；图4B示出了隧穿注射绝缘栅型双极晶体管结构的集电极电流Ic(安培)对集电极-发射极电压Vce(伏特)的示图；图4C示出了隧穿注射绝缘栅型双极晶体管结构的掺杂浓度(掺杂物/cm3)对距离(μm)的示图；图5A示出了包括背侧空穴的控制注射(CIBH)结构的半导体器件的示图；以及图5B示出了背侧空穴的控制注射(CIBH)结构的一部分的掺杂浓度(掺杂物/cm3)对距离(μm)的示图。具体实施方式现在将参照示出一些示例性实施例的附图更完整地描述各个示例性实施例。在附图中，为了清楚可以放大线、层和/或区域的厚度。因此，虽然示例性实施例能够实现各种修改和可选形式，但其实施例通过附图中的示例来示出并且详细进行描述。然而，应该理解，不用于将示例性实施例限制为所公开的具体形式，但是相反，示例性实施例覆盖落入本公开范围内的所有修改、等效或替换。类似的符号在附图的描述中表示相似的元件。应该理解，当元件表示为“连接”或“耦合”至另一元件，其可以直接连接或耦合至另一元件或者可以存在中间元件。相反，当元件表示为“直接连接”或“直接耦合”至另一元件，则不存在中间元件。用于描述元件之间的关系的其他词语应该以类似方式解释(例如，“位于…之间”相对于“直接位于…之间”，“相邻”相对于“直接相邻”等)。本文使用的术语仅用于描述具体实施例的目的，而不用于限制示例性实施例。如本文所使用的，单数形式“一个”和“该”也用于包括多个，除非另有明确指定。进一步理解，本文使用的术语“包括”指定所提特征、步骤、操作、元件和/或部件的存在，但是不排除一个或多个特征、步骤、操作、元件和/或部件的存在或添加。除非另有指定，否则本文使用的所有术语(包括技术和科技术语)具有与示例性实施例所属领域技术人员一般理解相同的含义。进一步理解，诸如在常用字典中使用的术语应该理解为具有与相关领域中的含义一致的含义。然而，本公开给出与本领域技术人员一般理解得到含义相偏离的术语的特定含义，这种含义考虑本文给出的定义的特定环境。图1示出了根据实施例的用于形成半导体器件的方法100的流程图。方法100包括形成(110)与位于半导体衬底中的具有第一导电类型的至少一个半导体掺杂区域相邻的非晶或多晶半导体层。方法100还包括在形成非晶或多晶半导体层期间或之后将掺杂物结合(120)到非晶或多晶半导体层中。方法100还包括退火(130)非晶或多晶半导体层以将非晶或多晶半导体层的至少一部分转换为基本单晶半导体层并且在单晶半导体层中形成具有第二导电类型的至少一个掺杂区域，使得pn结形成在具有第一导电类型的至少一个半导体掺杂区域与具有第二导电类型的至少一个掺杂区域之间。由于将掺杂物结合(120)到非晶或多晶半导体层和退火(130)非晶或多晶半导体层，可以形成尖锐和深pn结。此外，例如可以提高针对雪崩条件的稳定性和/或针对浪涌电流的抵抗力。例如，非晶或多晶半导体层可以是非晶硅层(例如，非晶α硅层)，或者可选地为多晶硅层。可选地或任选地，可以使用其他适当的非晶半导体层或多晶半导体层。非晶或多晶半导体层可以形成在半导体衬底的横向表面处(或上)。例如，非晶或多晶半导体层可以形成在半导体衬底的背侧表面(例如，背侧横向表面)处(或上)。非晶或多晶半导体层可以覆盖半导体衬底的(背侧)表面的大部分。例如，任选地，非晶或多晶半导体层可形成在半导体衬底的背侧表面的多于50％上(或者例如多于80％，或者例如多于90％，或者例如基本所有)。非晶或多晶半导体层可以具有小于1μm的(平均)厚度(或者例如小于800nm，或者例如小于500nm，或者例如在400nm和700nm之间，或者例如大于50nm，或者例如大于100nm，或者例如大于200nm)。例如，非晶或多晶半导体层的平均厚度可以是非晶或多晶半导体层的第一横向表面与非晶或多晶半导体层的第二横向表面(布置为与半导体衬底的表面直接相邻)之间的针对多个测量值求平均的测量距离。任选地，非晶或多晶半导体层可以通过溅射或通过化学气相沉积(CVD)来形成。具有第一导电类型的(每一个或至少一个)半导体掺杂区域(第一结掺杂区域)位于半导体衬底中(或内)。例如，具有第一导电类型的半导体掺杂区域可以在半导体衬底的(背侧)横向表面处(直接地)位于半导体衬底中。因此，形成在半导体衬底的(背侧)表面处的非晶或多晶半导体层可以形成为与位于半导体衬底中的具有第一导电类型的半导体掺杂区域(直接)相邻。具有第一导电类型的(或每个或至少一个)半导体掺杂区域可以具有至少1*1017掺杂物/cm3的平均净掺杂浓度(或者例如至少1*1018掺杂物/cm3，或者例如至少1*1019掺杂物/cm3，或者例如在1*1014掺杂物/cm3和5*1019掺杂物/cm3之间，或者例如在1*1014掺杂物/cm3和1*1018掺杂物/cm3之间，或者例如在1*1015掺杂物/cm3和1*1017掺杂物/cm3之间)。例如，平均净掺杂浓度可以是在半导体掺杂区域求平均的每体积掺杂物的测量数量。例如，至少一个半导体掺杂区域可以是(或者可以表示)一个半导体掺杂区域或者一个或多个(例如，多个半导体掺杂区域)。任选地，具有第一导电类型的半导体掺杂区域可以仅是掺杂区域或者布置在半导体衬底的表面(背侧)处(例如，具有最大横向尺寸的掺杂区域)。任选地，例如，具有第一导电类型的半导体掺杂区域可以是场效应晶体管结构或二极管结构的漂移区域或场停止区域。可选地或任选地，具有第一导电类型的半导体掺杂区域可以是在半导体衬底的表面(背侧)处横向分布在半导体衬底中的具有第一导电类型的多个半导体掺杂区域中的一个(例如，在背侧空穴的控制注射(CIBH)结构中)。可以理解，例如，本文相对于一个(或该)半导体掺杂区域描述的特征和示例可以与多个半导体掺杂区域中的每个半导体掺杂区域或者单个半导体掺杂区域相关。例如，在形成本文档来自技高网...

【技术保护点】
一种用于形成半导体器件的方法，所述方法包括：形成非晶或多晶半导体层，所述非晶或多晶半导体层与位于半导体衬底中的具有第一导电类型的至少一个半导体掺杂区域相邻；在形成所述非晶或多晶半导体层期间或之后，将掺杂物结合到所述非晶或多晶半导体层中；以及退火所述非晶或多晶半导体层以将所述非晶或多晶半导体层的至少一部分转换为基本单晶半导体层并且在所述单晶半导体层中形成具有第二导电类型的至少一个掺杂区域，使得pn结形成在具有所述第一导电类型的所述至少一个半导体掺杂区域与具有所述第二导电类型的所述至少一个掺杂区域之间。

【技术特征摘要】
2015.12.11 US 14/966,6401.一种用于形成半导体器件的方法，所述方法包括：形成非晶或多晶半导体层，所述非晶或多晶半导体层与位于半导体衬底中的具有第一导电类型的至少一个半导体掺杂区域相邻；在形成所述非晶或多晶半导体层期间或之后，将掺杂物结合到所述非晶或多晶半导体层中；以及退火所述非晶或多晶半导体层以将所述非晶或多晶半导体层的至少一部分转换为基本单晶半导体层并且在所述单晶半导体层中形成具有第二导电类型的至少一个掺杂区域，使得pn结形成在具有所述第一导电类型的所述至少一个半导体掺杂区域与具有所述第二导电类型的所述至少一个掺杂区域之间。2.根据权利要求1所述的方法，其中所述非晶或多晶半导体层的厚度小于500nm。3.根据权利要求1所述的方法，其中结合到所述非晶或多晶半导体层中的掺杂物是磷、锑、硒、氮或砷掺杂物。4.根据权利要求1所述的方法，其中结合到所述非晶或多晶半导体层中的掺杂物是硼、铝或镓掺杂物。5.根据权利要求1所述的方法，其中所述非晶或多晶半导体层通过光诱导退火来进行退火。6.根据权利要求5所述的方法，其中控制所述光诱导退火，使得通过所述光诱导退火引起的退火深度等于或大于所述非晶或多晶半导体层的厚度。7.根据权利要求5所述的方法，其中通过激光热退火或闪光灯退火来执行所述光诱导退火。8.根据权利要求5所述的方法，其中通过所述光诱导退火施加至所述非晶或多晶半导体层的能量密度在0.5焦耳/cm2和10焦耳/cm2之间。9.根据权利要求5所述的方法，其中控制所述光诱导退火，以在至少500℃/10ms的速率在退火深度内加热所述非晶或多晶半导体层。10.根据权利要求5所述的方法，其中在多个退火时间间隔期间通过所述光诱导退火来退火所述非晶或多晶半导体层，以形成所述至少一个掺杂区域。11.根据权利要求5所述的方法，其中如果结合到所述至少一个半导体掺杂区域中的掺杂物的掺杂浓度大于所述至少一个半导体掺杂区域的引起所述第一导电类型的掺杂物的掺杂浓度以及如果由所述光诱导退火引起的退火深度大于所述非晶或多晶半导体层的厚度，则所述pn结形成在大于所述非晶或多晶半导体层的厚度的深度处。12.根据权利要求5所述的方法，其中如果结合到所述至少一个半导体掺杂区域中的掺杂物的掺杂浓度小于所述至少一个半导体掺杂区域的引起所述第一导电类型的掺杂物的掺杂浓度以及如果由所述光诱导退火引起的退火深度至少等于所述非晶或多晶半导体层的厚度，则所述pn结形成在所述单晶半...

【专利技术属性】
技术研发人员：W·舒斯特德，R·巴布斯克，R·伯格，T·古特，J·G·拉文，H·舒尔策，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国,DE