制造半导体装置的方法制造方法及图纸

本发明专利技术提供一种制造半导体装置的方法。所述方法包括以下步骤。(a)将衬底图案化。(b)在所述图案化的衬底上形成聚合物层。(c)将所述聚合物层图案化。交替重复步骤(a)、(b)与(c)。检测等离子与步骤(a)、(b)与(c)产生的产物反应所发生的发射光的强度。所述强度的采样速度范围大体上为1pt/20ms到1pt/100ms。使用平滑函数处理所述等离子与所述产物的所述反应所发生的所述发射光的所述强度。

【技术实现步骤摘要】
制造半导体装置的方法
本专利技术实施例涉及制造半导体装置的方法。
技术介绍
近年来，微机电系统(Micro-Electro-MechanicalSystem,MEMS)市场与半导体工艺的其它领域已快速成长。MEMS的制造从半导体装置制造中的工艺技术演进，包括沉积工艺、蚀刻工艺以及可制造小型装置的其它技术。所述技术其中之一，波希(Bosch)工艺，是广泛用于达成MEMS产业中所使用的极高的深宽比(aspectratio)以及蚀刻硅微结构的高蚀刻速率。波希工艺是切换工艺(switchedprocess)，其特征在于交替硅蚀刻、聚合物沉积以及聚合物突破(polymerbreakthrough)的步骤。
技术实现思路
本专利技术的一些实施例为提供一种制造半导体装置的方法，其包含(a)图案化衬底；(b)在所述图案化的衬底上形成聚合物层；(c)图案化所述聚合物层；(d)交替重复步骤(a)、(b)与(c)；(e)检测等离子与步骤(a)、(b)与(c)产生的产物的反应所发生的发射光的强度，其中所述强度的采样速度的范围大体上为1pt/20ms到1pt/100ms；以及(f)根据所述等离子与所述产物的所述反应所发生的所述发射光的所述强度，确定图案化所述衬底的终点。本专利技术的一些实施例为提供一种制造半导体装置的方法，其包含(a)图案化衬底；(b)在所述图案化的衬底上形成聚合物层；(c)图案化所述聚合物层；(d)交替重复步骤(a)、(b)与(c)；(e)检测等离子与步骤(a)、(b)与(c)产生的产物的反应所发生的发射光的强度；以及(f)根据所述等离子与步骤(a)、(b)与(c)其中的步骤产生的所述产物的所述反应所发生的所述发射光的所述强度，确定图案化所述衬底的终点。本专利技术的一些实施例为提供一种制造半导体装置的方法，其包含(a)图案化衬底；(b)在所述图案化的衬底上形成聚合物层；(c)图案化所述聚合物层；(d)交替重复步骤(a)、(b)与(c)；(e)检测等离子与步骤(a)、(b)与(c)产生的产物的反应所发生的发射光的强度；(f)使用平滑函数，以处理所述等离子与所述产物的所述反应所发生的所述发射光的所述强度；以及(g)根据所述平滑函数处理所述等离子与所述产物的所述反应所发生的所述发射光的所述强度，确定图案化所述衬底的终点。附图说明为协助读者达到最佳理解效果，建议在阅读本专利技术时同时参考附件图示及其详细文字叙述说明。请注意为遵循业界标准作法，本专利说明书中的图式不一定按照正确的比例绘制。在某些图式中，尺寸可能刻意放大或缩小，以协助读者清楚了解其中的讨论内容。图1为根据本专利技术的各个方面说明制造半导体装置的方法的流程图。图2A到2E为根据本专利技术的一些实施例说明制造沟槽结构的各种操作之一的剖面图。图3A到3E为根据本专利技术的一些实施例说明制造沟槽结构的各种操作之一的剖面图。图4为根据本专利技术的一些实施例说明波希工艺中变化的CFx的OES信号的概示图。图5为根据本专利技术的一些实施例说明随时间变化的等离子的OES信号强度图式。图6为根据本专利技术的一些实施例说明随时间变化的等离子的OES信号强度图式。图7为根据本专利技术的一些实施例说明随时间变化的等离子的OES信号强度图式。符号说明200载体衬底201中间层202掩模层203凹部204衬底204A第一表面204B第二表面206开口208沟槽210聚合物层212蚀刻停止层212A界面具体实施方式本专利技术提供了数个不同的实施方法或实施例，可用于实现本专利技术的不同特征。为简化说明起见，本专利技术也同时描述了特定零组件与布置的范例。请注意提供这些特定范例的目的仅在于示范，而非予以任何限制。举例来说，在以下说明第一构件如何在第二构件上或上方的叙述中，可能会包含某些实施例，其中第一构件与第二构件为直接接触，而叙述中也可能包含其它不同实施例，其中第一构件与第二构件中间另有其它构件，以致第一构件与第二构件并不直接接触。此外，本专利技术中的各种范例可能使用重复的参考数字和/或文字注记，以使文件更加简单化和明确，这些重复的参考数字与注记不代表不同的实施例与布置之间的关联性。另外，本专利技术在使用与空间相关的叙述词汇，如“在……之下”、“低”、“下”、“上方”、“之上”、“下”、“顶”、“底”和类似词汇时，为便于叙述，其用法均在于描述图示中一个元件或构件与另一个(或多个)元件或构件的相对关系。除了图示中所显示的角度方向外，这些空间相对词汇也用来描述所述装置在使用中以及操作时的可能角度和方向。所述装置的角度方向可能不同(旋转90度或其它方位)，而在本专利技术所使用的这些空间相关叙述可以同样方式加以解释。在本专利技术实施例中，“半导体装置”一词可关于形成于结构层或衬底中的凹部(recess)、沟槽(trench)、空腔(cavity)、开口(opening)或孔洞(hole)。在本专利技术实施例中，“沟槽”一词当其通常用于定义时，不限于长的、窄的沟渠(ditch)。“沟槽”一词广义解读为包括不那么狭长的矩形孔洞、正方形孔洞、圆孔或多角形孔洞，其都被认为“沟槽”用于本专利技术的目的。在本专利技术实施例中，“终点”一词可指当衬底或结构层被蚀刻到所欲的深度的一个点。在一些实施例中，当蚀刻穿过衬底或结构层时，确定所述终点。在一些其它的实施例中，当蚀刻两个结构层其中之一以暴露此两个结构层之间的界面时，确定所述终点。图1为根据本专利技术实施例的各种方面说明制造半导体装置的方法的流程图。方法100可用于图案化衬底或结构层。在一些实施例中，衬底或结构层受到掩模层覆盖，所述掩模层例如为光阻层或硬掩模层，其具有暴露所述衬底或所述结构层的一部分的开口。方法100始于操作170(即波希工艺)，其包括操作130、140与150。在操作130中，图案化所述衬底。例如，使用掩模层作为硬掩模，蚀刻所述衬底，以形成沟槽。在操作140中，形成聚合物层。例如，在沟槽的侧壁与底部表面上，沉积聚合物层。在操作150中，图案化聚合物层。例如，图案化沉积在沟槽的底部表面上的聚合物层，例如突破(brokenthrough)聚合物层。方法100继续进行操作155，检测等离子与操作130、140与150中产生的产物反应所发生的发射光的强度。方法100继续操作160，根据所述等离子与所述产物反应所发生的所述发射光的所述强度，确定是否达到图案化衬底的终点。如果未确定所述终点，则方法100再次继续进行操作170，直到达到所需要的蚀刻深度。方法100仅为范例，并且非用于限制本专利技术超出权利要求书所明确主张的内容。在方法100之前、期间以及之后，可提供其它操作，并且在所述方法的其它实施例中，可重复、排除或移动一些所述的操作。方法100是如下所述，结合图2A到2E与3A到3E，其为制造工艺的各种阶段中的半导体装置的剖面图。图2A到2E为根据本专利技术实施例的一些实施例说明制造沟槽结构的各种操作之一的剖面图。如图2A所示，提供衬底204。本文所述的衬底204包括晶片，在其上方欲形成装置，例如半导体装置、MEMS装置或其它装置。在一些实施例中，衬底204可包括半导体衬底，例如块状半导体衬底。块状半导体衬底包括元素半导体，例如硅/及或锗；合适的化合物半导体，例如碳化硅、砷化镓、磷化镓、磷化铟及/或锑化铟；合适的合金半导体，例如硅锗、碳化硅本文档来自技高网...

【技术保护点】
一种制造半导体装置的方法，其包含：(a)图案化衬底；(b)在所述图案化的衬底上形成聚合物层；(c)图案化所述聚合物层；(d)交替重复步骤(a)、(b)与(c)；(e)检测等离子与步骤(a)、(b)与(c)产生的产物的反应所发生的发射光的强度，其中所述强度的采样速度的范围为1pt/20ms到1pt/100ms；以及(f)根据所述等离子与所述产物的所述反应所发生的所述发射光的所述强度，确定图案化所述衬底的终点。

【技术特征摘要】
2015.11.30 US 62/261,150;2016.04.01 US 15/088,1271.一种制造半导体装置的方法，其包含：(a)图案化衬底；(b)在所述图案化的衬底上形成聚合物层；(c)图案化所述聚合物层；(d)交替重复步骤(a)、(b)与(c)；(e)检测等离子与步骤(a)、(b)与(c)产生的产物的反应所发生的发射光的强度，其中所述强度的采样速度的范围为1pt/20ms到1pt/100ms；以及(f)根据所述等离子与所述产物的所述反应所发生的所述发射光的所述强度，确定图案化所述衬底的终点。2.一种制造半导体装置的方法，其包含：(a)图案化衬底；(b)在所述图案化的衬底上形成聚合物层；(c)图案化所述聚合物层；(d)交替重复步骤(a)、(b)与(c)；(e)检测等离子与步骤(a)、(b)与(c)产生的产物的反应所发生的发射光的强度；以及(f)根据所述等离子与步骤(a)、(b)与(c)中的步骤产生的所述产物的所述反应所发生的所述发射光的所述强度，确定图案化所述衬底的终点。3.根据权利要求2所述的方法，其中根据所述等离子与步骤(a)产生的所述产物的所述反应所发生的所述发射光的所述强度，确定图案化所述衬底的所述终点。4.根据权利要求2所述的方法，...

【专利技术属性】
技术研发人员：曾李全，吴常明，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71