一种全包围栅极鳍形半导体器件的制备方法技术

本发明专利技术提供一种全包围栅极鳍形半导体器件的制备方法，其包括：提供制备好鳍形半导体基体的半导体衬底，所述鳍形半导体基体包含源区和漏区以及位于两者之间的鳍形沟道区；在半导体基体上覆盖一层氧化物层；化学机械磨平氧化物层至鳍形沟道区基体露出；从上部去除部分鳍形沟道区基体，形成鳍形沟道；对鳍形沟道进行掺杂外延生长；去除部分氧化物层至非掺杂鳍形沟道区基体露出部分；蚀刻露出部分的非掺杂鳍形沟道区基体，形成悬空于衬底上方的沟道结构；在沟道外围形成保护层。本发明专利技术利用鳍形沟道结构中掺杂层和非掺杂层的湿法蚀刻速度的差异，蚀刻非掺杂鳍形沟道区基体，形成悬空于衬底上方的沟道结构，这种全包围栅极结构有效的抑制了短沟道效应，漏场和穿通等问题，提高了器件性能。

Method for preparing integral wrapped grid fin type semiconductor device

The present invention provides a method of preparing all around the gate fin shaped semiconductor device includes providing a semiconductor substrate prepared fin shaped semiconductor substrate, the semiconductor fin shaped substrate comprising a source region and a drain region and a fin channel region located between the two; covered with a layer of oxide layer on a semiconductor substrate chemical mechanical polishing; exposing the substrate oxide layer to the fin channel region; remove part of a fin channel region from the upper substrate, forming a fin channel; the fin channel doping epitaxial growth; remove oxide layer to the non doped fin channel region base body exposed part; etching exposed non doped fin shaped channel region of the substrate part, forming a channel structure suspended above a substrate; forming a protective layer on the periphery of the channel. The invention uses different doping layer and wet etching rate of undoped layer of the fin channel structure, etching non matrix doped fin channel region, forming a channel structure suspended above a substrate, the all around the gate structure effectively suppress short channel effect, leakage field and penetrating. To improve the performance of the device.

【技术实现步骤摘要】
一种全包围栅极鳍形半导体器件的制备方法
本专利技术涉及半导体器件制造领域，尤其涉及一种全包围栅极鳍形半导体器件的制备方法。
技术介绍
随着集成电路的发展，器件尺寸越来越小，集成度越来越高。而随着半导体器件特征尺寸的不断减小，传统的平面半导体制造技术已经无法使用，非平面技术的半导体器件应运而生，例如绝缘体上硅，双栅，多栅等新工艺的应用。目前鳍形场效应晶体管在小尺寸领域被广泛使用，但使用过程中存在短沟道效应、漏场和穿通等问题，亟待解决。而具有全包围栅极(gate-all-around)结构的半导体器件由于在器件性能及能有效抑制短沟道效应(shortchanneleffect)的特殊性能，正是半导体业界所追求的。由于器件沟道被栅极包围，所以器件漏场的影响也被消除，有效抑制了器件的漏电及穿通问题。但全包围栅极悬空于底部衬底，因此其制造工艺较为复杂，需要研制出一种简单易行的制备方法。
技术实现思路
为了解决以上问题，本专利技术提供了一种全包围栅极鳍形半导体器件的制备方法，该方法可以形成全包围的栅极结构。本专利技术的技术方案包括如下步骤：步骤S1：提供一制备好鳍形半导体基体的半导体衬底，所述鳍形半导体基体包含源区和漏区以及位于所述源区和漏区之间的鳍形沟道区；步骤S2：在所述半导体基体上覆盖一层氧化物层；步骤S3：化学机械磨平所述氧化物层至鳍形沟道区基体露出；步骤S4：从上部去除部分所述鳍形沟道区基体，形成鳍形沟道；步骤S5：对所述鳍形沟道进行掺杂外延生长；步骤S6：去除部分所述氧化物层至非掺杂鳍形沟道区基体露出部分；步骤S7：蚀刻露出部分的非掺杂鳍形半导体基体，形成悬空于衬底上方的沟道结构；步骤S8：在所述沟道外围形成保护层。优选地，步骤S7所述蚀刻露出部分的非掺杂鳍形半导体基体是湿法蚀刻，形成悬空于衬底上方的沟道结构。优选地，步骤S8所述沟道外层的保护层从内到外依次是高介电常数材料层和金属材料层，依次通过原子层沉积法和溅射沉积法制成；所述沟道外层的保护层从内到外也可以是氧化层和多晶硅层，氧化层通过氧化工艺或原位水汽生成工艺(ISSG)制成。优选地，步骤S2所述半导体基体为单晶硅，所述氧化物为氧化物硅，采用CVD工艺沉积。优选地，步骤S5所述掺杂外延生长是锗掺杂或碳掺杂。优选地，步骤S4所述从外部去除部分鳍形半导体基体的方法是干法或湿法蚀刻。优选地，步骤S6所述部分去除氧化物层使非掺杂鳍形部分露出的方法是湿法蚀刻或SiCoNi蚀刻；从上述技术方案可以看出，本专利技术提供的制备方法可以制成全包围栅极结构的鳍形半导体器件。将此制备方法应用在场效应晶体管中，即可以制造出全包围栅极结构的鳍形场效应晶体管，可以抑制解决短沟道效应、漏场和穿通等问题，提高器件的性能。附图说明图1为本专利技术全包围栅极鳍形半导体器件制备方法的流程图；图2为本专利技术步骤S1所述的半导体基体的立体图；图3为本专利技术所述半导体基体鳍形沟道区经过步骤S2和S3的纵向剖视图；图4为本专利技术所述半导体基体鳍形沟道区经过步骤S4的纵向剖视图；图5为本专利技术所述半导体基体鳍形沟道区经过步骤S5的纵向剖视图；图6为本专利技术所述半导体基体鳍形沟道区经过步骤S6的纵向剖视图；图7为本专利技术所述半导体基体鳍形沟道区经过步骤S7的纵向剖视图；图8为本专利技术所述半导体基体鳍形沟道区经过步骤S8的纵向剖视图；图9为本专利技术所述半导体基体经过步骤S8的立体图；具体实施方式以下结合附图，通过具体实施例对本专利技术的全包围栅极鳍形半导体器件的制备方法进一步详细说明。请参阅图1，图1为本专利技术实施例中一种全包围栅极鳍形半导体器件的制备方法流程示意图，该方法的形成步骤可以包括：步骤S1：提供一制备好鳍形半导体基体的半导体衬底，如图2所示，所述鳍形半导体基体1包含源区2和漏区3以及位于所述源区和漏区之间的鳍形沟道区4；步骤S2：如图3所示，在所述半导体基体1上覆盖一层氧化物层5；优选地，所述半导体基体1为单晶硅，所述氧化物层5为氧化物硅，采用CVD工艺沉积。步骤S3：如图3所示，化学机械磨平所述氧化物层5至鳍形沟道区基体4露出；步骤S4：如图4所示，从上部去除部分所述鳍形沟道区基体4，形成鳍形沟道8；优选地，所述从上部去除部分鳍形沟道区基体4的方法是干法或湿法蚀刻。步骤S5：如图5所示，对所述鳍形沟道进行掺杂外沿生长，形成掺杂鳍形沟道区6；优选地，所述掺杂外延生长是锗掺杂或碳掺杂。步骤S6：如图6所示，去除部分所述氧化物层5至非掺杂鳍形沟道区基体4露出部分；优选地，所述去除部分氧化物层使非掺杂鳍形沟道区部分露出的方法是湿法蚀刻或SiCoNi蚀刻；步骤S7：如图7所示，蚀刻露出部分的非掺杂鳍形沟道区基体4，形成悬空于衬底上方的掺杂鳍形沟道区6；优选地，所述蚀刻露出部分的非掺杂鳍形半导体基体4是湿法蚀刻，由于湿法蚀刻掺杂层和非掺杂层存在速度差异，蚀刻非掺杂层要快于掺杂层，因此鳍形沟道结构中的非掺杂层先被蚀刻完，掺杂层则被保留下来，从而形成悬空于衬底上方的掺杂层鳍形沟道区。步骤S8：如图8所示，在所述掺杂鳍形沟道区6外围形成保护层7。优选地，所述沟道外层的保护层7从内到外依次是高介电常数材料层和金属材料层，依次通过原子层沉积法和溅射沉积法制成；所述沟道外层的保护层从内到外也可以是氧化层和多晶硅层，氧化层通过氧化工艺或原位水汽生成工艺(ISSG)制成。最后，如图9所示，由于器件鳍形沟道被上方的栅极全包围，所以器件漏场的影响也被消除，从而有效抑制了器件的漏电及穿通问题。此全包围栅极鳍形半导体器件的制备方法可以广泛应用于各种半导体器件，较为明显地，当应用于鳍形场效应晶体管时，可以有效抑制解决短沟道效应、漏场和穿通等问题，提高器件的性能。以上内容仅为本专利技术的实施例，实施例并非用以限制本专利技术的专利保护范围，因此凡是运用本专利技术的说明书及附图内容所作的等同结构变化，同理均应包含在本专利技术的保护范围内。本文档来自技高网...

【技术保护点】
一种全包围栅极鳍形半导体器件的制备方法，其特征在于，包括以下步骤：步骤S1：提供一制备好鳍形半导体基体的半导体衬底，所述鳍形半导体基体包含源区和漏区以及位于所述源区和漏区之间的鳍形沟道区；步骤S2：在所述半导体基体上覆盖一层氧化物层；步骤S3：化学机械磨平所述氧化物层至鳍形沟道区基体露出；步骤S4：从上部去除部分所述的鳍形沟道区基体，形成鳍形沟道；步骤S5：对所述鳍形沟道进行掺杂外延生长；步骤S6：去除部分氧化物层至非掺杂鳍形沟道区基体露出部分；步骤S7：蚀刻所述露出部分的非掺杂鳍形沟道区基体，形成悬空于衬底上方的沟道结构；步骤S8：在所述沟道结构外围形成保护层。

【技术特征摘要】
1.一种全包围栅极鳍形半导体器件的制备方法，其特征在于，包括以下步骤：步骤S1：提供一制备好鳍形半导体基体的半导体衬底，所述鳍形半导体基体包含源区和漏区以及位于所述源区和漏区之间的鳍形沟道区；步骤S2：在所述半导体基体上覆盖一层氧化物层；步骤S3：化学机械磨平所述氧化物层至鳍形沟道区基体露出；步骤S4：从上部去除部分所述的鳍形沟道区基体，形成鳍形沟道；步骤S5：对所述鳍形沟道进行掺杂外延生长；步骤S6：去除部分氧化物层至非掺杂鳍形沟道区基体露出部分；步骤S7：蚀刻所述露出部分的非掺杂鳍形沟道区基体，形成悬空于衬底上方的沟道结构；步骤S8：在所述沟道结构外围形成保护层。2.如权利要求1所述的全包围栅极鳍形半导体器件的制备方法，其特征在于，步骤S7所述蚀刻露出部分的非掺杂鳍形沟道区基体是湿法蚀刻。3.如权利要求2所述的全包围栅极鳍形半导体器件的制备方法，其特征在于，步骤S8所述沟道外围的保护层从内到外依次是高介电常数材料层和金属材料层。4.如权利要求3所述的全包围栅极鳍形半导体器件的制备方法，其特征在于，所述高介电常数材料层通过原子层沉积方法制成，所述金属材料层通过溅射沉积法制成。5.如权利要求2所述的全包围栅极鳍形半...

【专利技术属性】
技术研发人员：黄秋铭，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31